APA600-CQ208B Actel, APA600-CQ208B Datasheet - Page 132

• Manufacturer Part Number: APA600-CQ208B
• Description: FPGA ProASICPLUS Family 600K Gates 180MHz 0.22um (CMOS) Technology 2.5V 208-Pin CQFP
• Manufacturer: Actel

Specifications of APA600-CQ208B

• Package: 208CQFP
• Family Name: ProASICPLUS
• Device System Gates: 600000
• Number Of Registers: 21504
• Maximum Internal Frequency: 180 MHz
• Typical Operating Supply Voltage: 2.5 V
• Maximum Number Of User I/os: 158
• Ram Bits: 129024
• Re-programmability Support: Yes

3 -4 8
Number
ProASIC
Pin
K19
K20
K21
K22
L10
L11
L12
L13
L14
L15
L16
L17
L18
L19
L20
L21
L22
M1
M2
M3
M4
M5
M6
M7
M8
M9
L1
L2
L3
L4
L5
L6
L7
L8
L9
PLUS
484-Pin FBGA
I/O / GLMX1 I/O / GLMX1
I/O / GLMX2 I/O / GLMX2
Function
Flash Family FPGAs
APA450
I/O / GL1
I/O / GL4
I/O / GL2
PPECL1 /
NPECL1
NPECL2
AGND
AGND
AVDD
Input
GND
GND
GND
GND
V
V
V
NC
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DD
DD
DD
Function
APA600
I/O / GL1
I/O / GL4
I/O / GL2
PPECL1 /
NPECL1
NPECL2
AGND
AGND
AVDD
Input
GND
GND
GND
GND
V
V
V
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DD
DD
DD
Number
M10
M11
M12
M13
M14
M15
M16
M17
M18
M19
M20
M21
M22
Pin
N10
N11
N12
N13
N14
N15
N16
N17
N18
N19
N20
N21
N22
N1
N2
N3
N4
N5
N6
N7
N8
N9
484-Pin FBGA
Function
APA450
PPECL2 /
I/O / GL3
AVDD
Input
v5.9
GND
GND
GND
GND
V
GND
GND
GND
GND
V
V
V
V
NC
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
NC
I/O
I/O
DDP
DDP
DD
DD
DD
Function
APA600
I/O / GL3
PPECL2 /
AVDD
Input
GND
GND
GND
GND
V
GND
GND
GND
GND
V
V
V
V
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DDP
DDP
DD
DD
DD
Number
Pin
P10
P11
P12
P13
P14
P15
P16
P17
P18
P19
P20
P21
P22
R10
R11
R12
R13
R14
P1
P2
P3
P4
P5
P6
P7
P8
P9
R1
R2
R3
R4
R5
R6
R7
R8
R9
484-Pin FBGA
Function
APA450
V
GND
GND
V
V
V
V
V
V
V
V
V
V
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
NC
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DDP
DDP
DDP
DDP
DDP
DDP
DD
DD
DD
DD
DD
Function
APA600
V
GND
GND
V
V
V
V
V
V
V
V
V
V
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DDP
DDP
DDP
DDP
DDP
DDP
DD
DD
DD
DD
DD