IR3899MTR1PBF International Rectifier, IR3899MTR1PBF Datasheet

no-image

IR3899MTR1PBF

Manufacturer Part Number
IR3899MTR1PBF
Description
9A Highly Integrated Single-Input Voltage, Synchronous Buck Regulator in a PQFN package.
Manufacturer
International Rectifier
Datasheet

Specifications of IR3899MTR1PBF

Part Status
Active and Preferred
Package
PQFN / 4 x 5
Circuit
Single Output
Iout (a)
9
Switch Freq (khz)
0 - 1500
Input Range (v)
1.0 - 16
Output Range (v)
0.5 - 12
Pbf
PbF Option Available
FEATURES 
BASIC APPLICATION 
 Single 5V to 21V application 
 Wide Input Voltage Range from 1.0V to 21V with 
 Output Voltage Range: 0.5V to 0.86* Vin 
 Enhanced Line/Load Regulation with Feed‐Forward 
 Programmable Switching Frequency up to 1.5MHz 
 Internal Digital Soft‐Start/Soft‐Stop 
 Enable input with Voltage Monitoring Capability 
 Thermally Compensated Current Limit with robust 
 Smart internal LDO to improve light load and full load 
 External Synchronization with Smooth Clocking
 Enhanced Pre‐Bias Start‐Up 
 Precision Reference Voltage (0.5V+/‐0.5%) with 
 Vp for Tracking Applications (Source/Sink Capability  
 Integrated MOSFET drivers and Bootstrap Diode 
 Thermal Shut Down 
 Programmable Power Good Output with tracking 
 Monotonic Start‐Up 
 Operating temp: ‐40
 Small Size: 4mm x 5mm PQFN 
 Lead‐free, Halogen‐free and RoHS Compliant 
Figure 1: IR3899 Basic Application Circuit 
external Vcc  
hiccup mode over current protection 
efficiency  
margining capability 
+/‐9A) 
capability 
1
FEBRUARY 02, 2012 |DATA SHEET | 3.3
o
C  < Tj < 125
* optional
Single‐Input Voltage, Synchronous Buck Regulator  
*
*
o
C  
 
 
- 1 -
9A Highly Integrated SupIRBuck
 
98
96
94
92
90
88
86
84
82
80
78
DESCRIPTION 
The IR3899 SupIRBuck
integrated and highly efficient DC/DC regulator.  
The onboard PWM controller and MOSFETs make 
IR3899 a space‐efficient solution, providing accurate 
power delivery for low output voltage applications. 
IR3899 is a versatile regulator which offers 
programmability of switching frequency and internal 
current limit while operates in wide input and output  
voltage range. 
The switching frequency is programmable from 300kHz 
to 1.5MHz for an optimum solution.  
It also features important protection functions, such as 
Pre‐Bias startup, thermally compensated current limit 
and thermal shutdown to give required system level 
security in the event of fault conditions. 
APPLICATIONS 
 
 
 
 
0.9
 Netcom Applications 
 Embedded Telecom Systems 
 Server Applications 
 Storage Applications 
 Distributed Point of Load Power Architectures 
1.8
 
Figure 2: IR3899 Efficiency 
2.7
3.6
Load Current (A)
1.2Vout
4.5
12Vin,Internal bias,Frequency 600KHz
TM 
is an easy‐to‐use, fully 
5.4
3.3Vout
TM
6.3
  
7.2
IR3899 
8.1
PD‐97661
9
 
 
 
 
 
 
 
 
 

Related parts for IR3899MTR1PBF

IR3899MTR1PBF Summary of contents

Page 1

FEATURES   Single 5V to 21V application   Wide Input Voltage Range from 1.0V to 21V with  external Vcc    Output Voltage Range: 0.5V to 0.86* Vin   Enhanced Line/Load Regulation with Feed‐Forward   Programmable Switching Frequency up to 1.5MHz   Internal Digital Soft‐Start/Soft‐Stop   Enable input with Voltage Monitoring Capability   Thermally Compensated Current Limit with robust  hiccup mode over current protection   Smart internal LDO to improve light load and full load  efficiency    External Synchronization with Smooth Clocking  Enhanced Pre‐Bias Start‐Up   Precision Reference Voltage (0.5V+/‐0.5%) with  margining capability   Vp for Tracking Applications (Source/Sink Capability   +/‐9A)   Integrated MOSFET drivers and Bootstrap Diode   Thermal Shut Down   Programmable Power Good Output with tracking  capability   ...

Page 2

... Single‐Input Voltage, Synchronous Buck Regulator   Package M  M  Vref Comp Gnd Rt/Sync S_Ctrl PGood     PCB - PD‐97661 TM    IR3899  Tape & Reel Qty  Part Number 750  IR3899MTR1PBF  4000  IR3899MTRPBF  ...

Page 3

BLOCK DIAGRAM  Figure 3: IR3899 Simplified Block Diagram  FEBRUARY 02, 2012 |DATA SHEET | 3.3 3 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator           PD‐97661 TM    IR3899  ...

Page 4

PIN DESCRIPTIONS  PIN # PIN NAME 1  Fb  2  Vref  3  Comp  4  Gnd  5  Rt/Sync  6  S_Ctrl  7  PGood  8  Vsns  9  Vin  10  Vcc/LDO_Out  11  PGnd  12  SW  13  PVin  14  Boot  15  Enable  16  Vp  17  Gnd     ...

Page 5

ABSOLUTE MAXIMUM RATINGS    Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are  stress ratings only and functional operation of the device at these or any other conditions beyond those indicated in the  operational sections of the specifications are not implied.    PVin, Vin  VCC/LDO_Out  Boot  SW  Boot to SW  S_Ctrl, PGood  Other Input/Output Pins  PGnd to Gnd  Storage Temperature Range  Junction Temperature Range  ESD Classification  Moisture Sensitivity Level    Note 1: Must not exceed 8V  Note 2: Vcc must not exceed 7.5V for Junction Temperature between ‐10°C and ‐40°C    FEBRUARY 02, 2012 |DATA SHEET | 3.3 5 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator   ‐0.3V  to  25V  ‐0.3V  to  8V (Note 2)  ‐0.3V  to  33V  ‐0.3V  to  25V (DC), ‐4V to 25V (AC, 100ns)  ‐0.3V  to  VCC + 0.3V (Note 1)  ‐0.3V  to  VCC + 0.3V (Note 1)  ‐0.3V  to  +3.9V  ‐0.3V  to  +0.3V  ‐55°C  to  150°C  ‐40°C  to  150°C (Note 2)  ...

Page 6

ELECTRICAL SPECIFICATIONS  RECOMMENDED OPERATING CONDITIONS FOR RELIABLE OPERATION WITH MARGIN    Input Voltage Range  Input Voltage Range  Supply Voltage Range  Supply Voltage Range  Output Voltage Range  Output Current Range  Switching Frequency  Operating Junction Temperature  *Maximum SW node voltage should not exceed 25V.  ** Vcc/LDO_Out can be connected to an external regulated supply. If so, the Vin pin should be connected to Vcc/LDO_Out pin.  ELECTRICAL CHARACTERISTICS  Unless otherwise specified, these specifications apply over, 6.8V < Vin = PVin < 21V, Vref = 0.5V in 0°C < T Typical values are specified at T  = 25°C.  a PARAMETER  Power Stage  Power Losses  Top Switch  Bottom Switch  Bootstrap Diode Forward Voltage  SW Leakage Current  Dead Band Time  Supply Current  VIN Supply Current (standby)  VIN Supply Current (dynamic)  Vcc/ LDO_ Out  Output Voltage  LDO Dropout Voltage  Short Circuit Current  Zero‐crossing Comparator Delay  Zero‐crossing Comparator Offset  FEBRUARY 02, 2012 |DATA SHEET | 3.3 6 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator   ...

Page 7

Single‐Input Voltage, Synchronous Buck Regulator   PARAMETER  Oscillator  Rt Voltage  Frequency Range  Ramp Amplitude  Ramp Offset  Min Pulse Width  Max Duty Cycle  Fixed Off Time  Sync Frequency Range  Sync Pulse Duration  Sync Level Threshold  Error Amplifier  Input Offset Voltage  Input Bias Current  Input Bias Current  Sink Current  Source Current  Slew Rate  Gain‐Bandwidth Product  DC Gain  Maximum output Voltage  Minimum output Voltage  Common Mode input Voltage  Reference Voltage  Feedback Voltage  Accuracy  FEBRUARY 02, 2012 |DATA SHEET | 3.3 7 9A Highly Integrated SupIRBuck - 7 - SYMBOL  CONDITIONS  Vrt     F ...

Page 8

Single‐Input Voltage, Synchronous Buck Regulator   PARAMETER  Vref Margining Voltage  Sink Current  Source Current  Vref Comparator Threshold  Soft Start/Stop  Soft Start Ramp Rate  Soft Stop Ramp Rate  S_Ctrl Threshold  Power Good  Power Good Turn on Threshold  Power Good Lower Turn off  Threshold  Power Good Turn on Delay  Power Good Upper Turn off  Threshold  PGood Comparator Delay  PGood Voltage Low  Tracker Comparator Upper  Threshold  Tracker Comparator Lower  Threshold  Tracker Comparator Delay  Under‐Voltage Lockout  Vcc‐Start Threshold  Vcc‐Stop Threshold  Enable‐Start‐Threshold  Enable‐Stop‐Threshold  Enable Leakage Current  Over‐Voltage Protection  OVP Trip Threshold  OVP Comparator Delay  FEBRUARY 02, 2012 |DATA SHEET | 3.3 8 9A Highly Integrated SupIRBuck - 8 - ...

Page 9

PARAMETER  Over‐Current Protection  Current Limit  Hiccup Blanking Time  Over‐Temperature Protection  Thermal Shutdown Threshold  Hysteresis    Note 3: Cold temperature performance is guaranteed via correlation using statistical quality control. Not tested in production.  Note 4: Guaranteed by design but not tested in production.                FEBRUARY 02, 2012 |DATA SHEET | 3.3 9 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator   SYMBOL  CONDITIONS  I   Tj = 25°C, Vcc = 6.4V  LIMIT Tblk_Hiccup   Note 4  Ttsd  Note 4  Ttsd_hys  Note 4  PD‐97661 TM    ...

Page 10

TYPICAL EFFICIENCY AND POWER LOSS CURVES    PVin = 12V, Vcc = Internal LDO (4.4V/6.4V), Io = 0A‐9A, Fs = 600KHz, Room Temperature, No Air Flow  The table below shows the inductors used for each of the output voltages in the efficiency measurement.  VOUT (V)  LOUT (µH) 1.0  1.2  1.8  3.3  5  0.9 2.6 2.2 1.8 1.4 1 0.6 0.2 0.9 FEBRUARY 02, 2012 |DATA SHEET | 3.3 10 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator   P/N ...

Page 11

TYPICAL EFFICIENCY AND POWER LOSS CURVES    PVin = 12V, Vcc = External 5V, Io = 0A‐9A, Fs = 600KHz, Room Temperature, No Air Flow  The table below shows the inductors used for each of the output voltages in the efficiency measurement.  VOUT (V)  LOUT (µH) 1.0  1.2  1.8  3.3  5  0.9 2.9 2.5 2.1 1.7 1.3 0.9 0.5 0.1 0.9 FEBRUARY 02, 2012 |DATA SHEET | 3.3 11 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator   P/N 0.51  ...

Page 12

TYPICAL EFFICIENCY AND POWER LOSS CURVES    PVin = 5.0V, Vcc = 5.0V, Io = 0A‐9A, Fs = 600KHz, Room Temperature, No Air Flow  The table below shows the inductors used for each of the output voltages in the efficiency measurement.  VOUT (V)  LOUT (µH) 1.0  1.2  1.8  3.3  0.9 2.9 2.5 2.1 1.7 1.3 0.9 0.5 0.1 0.9 FEBRUARY 02, 2012 |DATA SHEET | 3.3 12 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator   P/N 0.4  59PR9875N (Vitec)  0.4  ...

Page 13

... Note: International Rectifier Corporation specifies current rating of SupIRBuck devices conservatively. The continuous current load capability might be higher than the rating of the device if input voltage is 12V typical and switching frequency is below 750 kHz.The above derating curves are generated at 12V input ,600kHz with 0-200LFM air flow and amb.temperature upto 85° ...

Page 14

RDSON OF MOSFETS OVER TEMPERATURE AT Vcc=6.4V                            RDSON OF MOSFETS OVER TEMPERATURE AT Vcc=5.0V                          FEBRUARY 02, 2012 |DATA SHEET | 3.3 14 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator   PD‐97661 TM    IR3899  ...

Page 15

TYPICAL OPERATING CHARACTERISTICS (‐40°C to +125°C)      FEBRUARY 02, 2012 |DATA SHEET | 3.3 15 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator                                                     PD‐97661 TM    IR3899  ...

Page 16

TYPICAL OPERATING CHARACTERISTICS (‐40°C to +125°C)             Note: See Over Curent Protection section  FEBRUARY 02, 2012 |DATA SHEET | 3.3 16 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator                       Note: See Over Curent Protection section                                        PD‐97661 TM ...

Page 17

THEORY OF OPERATION    DESCRIPTION  The IR3899 uses a PWM voltage mode control scheme with  external compensation to provide good noise immunity  and maximum flexibility in selecting inductor values and  capacitor types.   The switching frequency is programmable from 300kHz   to 1.5MHz and provides the capability of optimizing the  design in terms of size and performance.  IR3899 provides precisely regulated output voltage  programmed via two external resistors from 0.5V to  0.86*Vin.  The IR3899 operates with an internal bias supply (LDO)  which is connected to the Vcc/LDO_out pin. This allows  operation with single supply. The bias voltage is variable  according to load condition. If the output load current is  less than half of the peak‐to‐peak inductor current, a lower  bias voltage, 4.4V, is used as the internal gate drive  voltage; otherwise, a higher voltage, 6.4V, is used.   This feature helps the converter to reduce power losses.  The device can also be operated with an external supply  from 4.5 to 7.5V, allowing an extended operating input  voltage (PVin) range from 1.0V to 21V. For using the  internal LDO supply, the Vin pin should be connected to  PVin pin. If an external supply is used, it should be  connected to Vcc/LDO_Out pin and the Vin pin should be  shorted to Vcc/LDO_Out pin.  The device utilizes the on‐resistance of the low side  MOSFET (synchronous Mosfet) as current sense element.  This method enhances the converter’s efficiency and  reduces cost by eliminating the need for external current  sense resistor.  IR3899 includes two low R  MOSFETs using IR’s HEXFET  ds(on) technology. These are specifically designed for high  efficiency applications.    UNDER‐VOLTAGE LOCKOUT AND POR  The under‐voltage lockout circuit monitors the voltage of  ...

Page 18

Single‐Input Voltage, Synchronous Buck Regulator   Pvin(12V) Enable >1.2V Intl_SS Figure 5a: Recommended startup for Normal operation  Pvin (12V) Vcc Enable > Figure 5b: Recommended startup for sequencing operation  (ratiometric or simultaneous)   Pvin (12V) Vcc Vref=0 Enable > Figure 5c: Recommended startup for   memory tracking operation (Vtt‐DDR)  FEBRUARY 02, 2012 |DATA SHEET | 3.3 18 9A Highly Integrated SupIRBuck - 18 - Figure 5a shows the recommended start‐up sequence for  the normal (non‐tracking, non‐sequencing) operation of  IR3899, when Enable is used as a logic input. In this  operating mode Vref is left floating. Figure 5b shows the  recommended startup sequence for sequenced operation  Vcc ...

Page 19

SOFT‐START  IR3899 has an internal digital soft‐start to control the  output voltage rise and to limit the current surge at the  start‐up. To ensure correct start‐up, the soft‐start  sequence initiates when the Enable and Vcc rise above  their UVLO thresholds and generate the Power On Ready  (POR) signal. The internal soft‐start (Intl_SS) signal linearly  rises with the rate of 0.2mV/µs from 0V to 1.5V. Figure 7  shows the waveforms during soft start (also refer to Fig.  20). The normal Vout start up time is fixed, and is equal to:    0.65V-0.15V   T 2.5ms  start 0.2mV/ s During the soft start the over‐current protection (OCP) and  over‐voltage protection (OVP) is enabled to protect the  device for any short circuit or over voltage condition.  POR 1.5V 0.65V 0.15V Intl_SS Vout Figure 7: Theoretical operation waveforms during   soft‐start (non tracking / non sequencing)  OPERATING FREQUENCY   The switching frequency can be programmed between  ...

Page 20

I I (2)   OCP LIMIT 2 I = DC current limit hiccup point  OCP I = Current limit Valley Point  LIMIT Δi=Inductor ripple current              Figure 8: Timing Diagram for    Current Limit Hiccup    THERMAL SHUTDOWN  Temperature sensing is provided inside IR3899. The trip  o threshold is typically set to 145 C. When trip threshold is  exceeded, thermal shutdown turns off both MOSFETs and  resets the internal soft start.  Automatic restart is initiated when the sensed  temperature drops within the operating range. There is   o a 20 C hysteresis in the thermal shutdown threshold.  EXTERNAL SYNCHRONIZATION  ...

Page 21

FEED‐FORWARD  Feed‐Forward (F.F.) is an important feature, because it can  keep the converter stable and preserve its load transient  performance when Vin varies in a large range. In IR3899,  F.F. function is enabled when Vin pin is connected to PVin  pin. In this case, the internal low dropout (LDO) regulator is  used. The PWM ramp amplitude (Vramp) is proportionally  changed with Vin to maintain Vin/Vramp almost constant  throughout Vin variation range (as shown in Fig. 10). Thus,  the control loop bandwidth and phase margin can be  maintained constant. Feed‐forward function can also  minimize impact on output voltage from fast Vin change.  The maximum Vin slew rate is within 1V/µs.   If an external bias voltage is used as Vcc, Vin pin should be  connected to Vcc/LDO_Out pin instead of PVin pin. Then  the F.F. function is disabled. A re‐calculation of control  loop parameters is needed for re‐compensation.   Figure 10: Timing Diagram for Feed‐Forward (F.F.) Function  SMART LOW DROPOUT REGULATOR (LDO)  IR3899 has an integrated low dropout (LDO) regulator  which can provide gate drive voltage for both drivers.   In order to improve overall efficiency over the whole load  range, LDO voltage is set to 6.4V (typ.) at mid‐ or heavy  load condition to reduce Rds(on) and thus MOSFET  conduction loss; and it is reduced to 4.4 (typ.) at light load  condition to reduce gate drive loss.   The smart LDO can select its output voltage according to  the load condition by sensing switch node (SW) voltage. At  light load condition when part of the inductor current  flows in the reverse direction (DCM=1), V falling edge in a switching cycle. If this case happens for  consecutive 256 switching cycles, the smart LDO reduces  its output to 4.4V. If in any one of the 256 cycles, Vsw < 0  on LDrv falling edge, the counter is reset and LDO voltage  doesn’t change. On the other hand, if Vsw < 0 on LDrv  falling edge (DCM=0), LDO output is increased to 6.4V. A  hysteresis band is added to Vsw comparison to avoid  FEBRUARY 02, 2012 |DATA SHEET | 3.3 21 ...

Page 22

Figure 12: Application Circuit for Simultaneous   and Ratiometric Sequencing  Tracking and sequencing operations can be implemented  to be simultaneous or ratiometric (refer to Fig. 13 and 14).  Figure 12 shows typical circuit configuration for sequencing  operation. With this power‐up configuration, the voltage  at the Vp pin of the slave reaches 0.5V before the Fb pin of  the master. If R /R  =R /R , simultaneous startup is  achieved. That is, the output voltage of the slave follows  that of the master until the voltage at the Vp pin of the  slave reaches 0.5 V. After the voltage at the Vp pin of the  slave exceeds 0.5V, the internal 0.5V reference of the   slave dictates its output voltage. In reality the regulation  gradually shifts from Vp to internal Vref. The circuit shown  in Fig. 12 can also be used for simultaneous or ratiometric  tracking operation if Vref of the slave is connected to GND.  Table 2 summarizes the required conditions to achieve  simultaneous/ratiometric tracking or sequencing  operations.    FEBRUARY 02, 2012 |DATA SHEET | 3.3 22 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator   ...

Page 23

VREF   This pin reflects the internal reference voltage which is  used by the error amplifier to set the output voltage. In  most operating conditions this pin is only connected to an  external bypass capacitor and it is left floating. A minimum  100pF ceramic capacitor is required from stability point of  view. To keep stand by current to minimum, Vref is not  allowed to come up until EN starts going high. In tracking  mode this pin should be pulled to GND. For margining  applications, an external voltage source is connected to  Vref pin and overrides the internal reference voltage. The  external voltage source should have a low internal  resistance (<100Ω) and be able to source and sink more  than 25µA.  POWER GOOD OUTPUT (TRACKING,  SEQUENCING, VREF MARGINING)  IR3899 continually monitors the output voltage via the  sense pin (Vsns) voltage. The Vsns voltage is an input to  the window comparator with upper and lower threshold of  0.6V and 0.45V respectively. PGood signal is high  whenever Vsns voltage is within the PGood comparator  window thresholds. The PGood pin is open drain and it  needs to be externally pulled high. High state indicates that  output is in regulation.   The threshold is set differently at different operating  modes and the results of the comparison sets the PGood  signal. Figures 15, 16, and 17 show the timing diagram of  the PGood signal at different operating modes. Vsns signal  is also used by OVP comparator for detecting output over  voltage condition.  Figure 15: Non‐sequence, Non‐tracking Startup   and Vref Margin (Vp pin floating)  FEBRUARY 02, 2012 |DATA SHEET | 3.3 23 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator   ...

Page 24

Figure 18: Timing Diagram for OVP in non‐tracking mode  SOFT START/SOFT‐STOP (S_CTRL)  Soft‐stop function can make output voltage discharge  gradually. To enable this function, S_Ctrl is kept low first  when EN goes high. Then S_Ctrl is pulled high to cross the  logic level threshold (typ. 2V), the internal soft‐start ramp  is initiated. So Vo follows Intl_SS to ramp up until it  reaches its steady state. In soft‐stop process, S_Ctrl needs  to be pulled low before EN goes low. After S_Ctrl goes  below its threshold, a decreasing ramp is generated at  Intl_SS with the same slope as in soft‐start ramp. Vo  follows this ramp to discharge softly until shutdown  completely. Figure 19 shows the timing diagram of S_Ctrl  controlled soft‐start and soft‐stop.  If the falling edge of Enable signal asserts before S_Ctrl  falling edge, the converter is still turned off by Enable.  Both gate drivers are turned off immediately and Vo  discharges to zero. Figure 20 shows the timing diagram   of Enable controlled soft‐start and soft‐stop.Soft stop  feature ensures that Vout discharges and also regulates  the current precisely to zero with no undershoot.    FEBRUARY 02, 2012 |DATA SHEET | 3.3 24 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator   Enable 0 S_Ctrl 0 0.65V Intl 0.15V _SS 0 Vout ...

Page 25

Any design or application using IR3899 must ensure  operation with a pulse width that is higher than this  minimum on‐time and preferably higher than 60 ns.   This is necessary for the circuit to operate without jitter  and pulse‐skipping, which can cause high inductor current  ripple and high output voltage ripple.     out t on  In any application that uses IR3899, the following condition  must be satisfied:    (min    t out on (min)  V ...

Page 26

DESIGN EXAMPLE    The following example is a typical application for  IR3899. The application circuit is shown in Fig.28.     Ripple Voltage= 1  Δ 50% load transient for = o ...

Page 27

When the control FET turns on in the next cycle, the  capacitor node connected to SW rises to the bus voltage  V . However, if the value of C1 is appropriately chosen,  in the voltage V  across C1 remains approximately  c unchanged and the voltage at the Boot pin becomes:         Boot Cvin IR3899 PGnd Figure 24: Bootstrap circuit to generate Vc voltage  A bootstrap capacitor of value 0.1uF is suitable for most  applications.  Input Capacitor Selection   The ripple current generated during the on time of the  ...

Page 28

Output Capacitor Selection  The voltage ripple and transient requirements  determine the output capacitors type and values.   The criteria is normally based on the value of the  Effective Series Resistance (ESR). However the actual  capacitance value and the Equivalent Series Inductance  (ESL) are other contributing components.   These components can be described as:       ESR ( ) o ESL ( )   ESR * o ESR ( ) ...

Page 29

The ESR zero of the output capacitor is expressed as  follows:  1   F ESR 2 π* ESR ain ( ( ...

Page 30

V Z OUT REF Gain (dB) |H(s Figure 27: Type III Compensation network   and its asymptotic gain plot  Again, the transfer function is given by:     ...

Page 31

LC to compute the small signal C .  o These result to:  F =28.7 kHz  =5.3 MHz  ESR F /2=300 kHz   s Select crossover frequency F =120 kHz  0 Since F <F <Fs/2<F , Type III is selected to place the  ESR pole and zeros.  Detailed calculation of compensation Type III:  Desired Phase Margin Θ = 70°    1 sin   ...

Page 32

APPLICATION DIAGRAM      Vin= 49.9K R2 7.5K Enable S_Ctrl 2.2uF Vcc/LDO_out C Vcc R PG 49.9K PGood PGood Vp Rt/Sync Vref 0.1uF Cref Figure 28: Application Circuit for a 12V to 1.2V, 9A Point of Load Converter    Suggested bill of materials for the application circuit  Part Reference Qty Value Cin 4 10uF ...

Page 33

TYPICAL OPERATING WAVEFORMS  Vin = 12V, Vo = 1.2V, Iout = 0‐9A, Room Temperature, No Air Flow   Figure 29: Start up at 9A Load,   , Ch :V ,  Good  Figure 31: Start up with 1V Pre Bias,   0A Load, Ch :V   Figure 33: Inductor node at 9A load, Ch FEBRUARY 02, 2012 |DATA SHEET | 3.3 33 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator     :Enable   4           ...

Page 34

TYPICAL OPERATING WAVEFORMS  Vin = 12V, Vo = 1.2V, Iout = 0‐9A, Room Temperature, No Air Flow              Figure 35: Turn on at No Load showing Vcc level   Ch1:Vin,   Ch2:Vout,  Ch3:Vcc,   Ch4:Inductor current                37: Transient Response, 4.5A to 9A step at 2.5A/uSec slew rate,   FEBRUARY 02, 2012 |DATA SHEET | 3.3 34 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator                        Figure 36: Turn on at Full Load showing Vcc level    Ch1:Vin,   Ch2:Vout,  Ch3:Vcc,   Ch4:Inductor current                      ...

Page 35

TYPICAL OPERATING WAVEFORMS  Vin = 12V, Vo = 1.2V, Iout = 0‐9A, Room Temperature, No Air Flow   Figure 38: Bode Plot at 9A load shows a bandwidth of 115.6KHz and phase margin of 50.3 degrees  FEBRUARY 02, 2012 |DATA SHEET | 3.3 35 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator   Figure 39: Thermal Image of the Board at 9A Load,   Test Point 1 is IR3899,   Test Point 2 is inductor  PD‐97661 TM    IR3899      ...

Page 36

TYPICAL OPERATING WAVEFORMS  Vin = 12V, Vo = 1.2V, Iout = 0‐9A, Room Temperature, No Air Flow   Figure 40: Feed Forward for Vin change from 7 to 16V   and back to 7V, Ch ‐Vout, Ch 2 Figure 42: External Frequency Synchronization to   800KHz from free running 600KHz, Ch Ch ‐Rt/Sync Voltage   4 Figure 44: Voltage Margining using Vref Pin,   Ch ‐Vout, Ch ‐Vref, Ch ‐PGood   FEBRUARY 02, 2012 |DATA SHEET | 3.3 36 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator     Figure 41: Start/Stop using S‐Ctrl Pin, Ch ‐Vin     3     ‐LX, Ch ‐Vout,     PD‐97661 TM ...

Page 37

LAYOUT RECOMMENDATIONS  The layout is very important when designing high  frequency switching converters. Layout will affect noise  pickup and can cause a good design to perform with less  than expected results.  Make the connections for the power components in the  top layer with wide, copper filled areas or polygons. In  general, it is desirable to make proper use of power planes  and polygons for power distribution and heat dissipation.  The inductor, output capacitors and the IR3899 should be  as close to each other as possible. This helps to reduce the  EMI radiated by the power traces due to the high switching  currents through them. Place the input capacitor directly  at the PVin pin of IR3899.   The feedback part of the system should be kept away from  the inductor and other noise sources.            Compensation parts should be placed as close as possible   to the Comp pin         Resistor Rt ...

Page 38

Single point connection   between AGND & PGND, should be close to the   SupIRBuck kept away from   noise sources      Figure 46b: IRDC3899 Demo board Layout Considerations – Bottom Layer                                                       Analog Ground Plane                                                                                                                                                                    Figure 46c: IRDC3899 Demo board Layout Considerations – Mid Layer 1    ...

Page 39

PCB METAL AND COMPONENT PLACEMENT  Evaluations have shown that the best overall  performance is achieved using the substrate/PCB layout  as shown in following figures. PQFN devices should be  placed to an accuracy of 0.050mm on both X and Y axes.  Self‐centering behavior is highly dependent on solders   Figure 47: PCB Metal Pad Spacing (all dimensions in mm)  * Contact International Rectifier to receive an electronic PCB Library file in your preferred format FEBRUARY 02, 2012 |DATA SHEET | 3.3 39 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator     and processes, and experiments should be run to confirm  the limits of self‐centering on specific processes.   For further information, please refer to “SupIRBuck™  Multi‐Chip Module (MCM) Power Quad Flat No‐Lead  (PQFN) Board Mounting Application Note.” (AN1132)    PD‐97661 TM    IR3899  ...

Page 40

SOLDER RESIST   IR recommends that the larger Power or Land  Area pads are Solder Mask Defined (SMD.)   This allows the underlying Copper traces to be as  large as possible, which helps in terms of current  carrying capability and device cooling capability.   When using SMD pads, the underlying copper  traces should be at least 0.05mm larger (on each  edge) than the Solder Mask window, in order to  accommodate any layer to layer misalignment.  (i.e. 0.1mm in X & Y.)                    * Contact International Rectifier to receive an electronic PCB Library file in your preferred format FEBRUARY 02, 2012 |DATA SHEET | 3.3 40 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator    However, for the smaller Signal type leads around  the edge of the device, IR recommends that these  are Non Solder Mask Defined or Copper Defined.   When using NSMD pads, the Solder Resist  Window should be larger than the Copper Pad   by at least 0.025mm on each edge, (i.e. 0.05mm   in X&Y,) in order to accommodate any layer to  ...

Page 41

STENCIL DESIGN   Stencils for PQFN can be used with thicknesses   of 0.100‐0.250mm (0.004‐0.010"). Stencils thinner  than 0.100mm are unsuitable because they  deposit insufficient solder paste to make good  solder joints with the ground pad; high reductions  sometimes create similar problems. Stencils in   the range of 0.125mm‐0.200mm (0.005‐0.008"),  with suitable reductions, give the best results.   * Contact International Rectifier to receive an electronic PCB Library file in your preferred format FEBRUARY 02, 2012 |DATA SHEET | 3.3 41 9A Highly Integrated SupIRBuck Single‐Input Voltage, Synchronous Buck Regulator    Evaluations have shown that the best overall  performance is achieved using the stencil design  shown in following figure. This design is for   a stencil thickness of 0.127mm (0.005").   The reduction should be adjusted for stencils   of other thicknesses.       Figure 49: Stencil Pad Spacing (all dimensions in mm)  PD‐97661 TM    IR3899  ...

Page 42

Single‐Input Voltage, Synchronous Buck Regulator   MARKING INFORMATION Figure 51: Package Dimensions IR WORLD HEADQUARTERS: FEBRUARY 02, 2012 |DATA SHEET | 3.3 42 9A Highly Integrated SupIRBuck - 42 - Figure 50: Marking Information  233 Kansas St., El Segundo, California 90245, USA Tel: (310) 252-7105 This product has been designed and qualified for the Industrial market Visit us at ...

Related keywords