CS1180 chipsea, CS1180 Datasheet - Page 15

• Manufacturer Part Number: CS1180
• Description: CS1180
• Manufacturer: chipsea

www.DataSheet4U.com
3.7
准的四线 SPI 总线，包括 CS，SCLK，SDI 和 SDO。
3.7.1
信号必须维持为低。当 CS 信号变高后，整个 SPI 总线会被复位。CS 信号也可以被接为常低。
当 CS 信号被拉为常低时，SPI 总线可以工作在三线模式，这种情况比较适合于 CS1180 和外部
的微控制器进行通讯。
3.7.2
SCLK 必须十分干净。如果在 3 个 DRDY 周期内都没有 SCLK 时钟出现，那么在下一个 SCLK
来临时，SPI 总线将被复位，进而开始下一个通讯周期。SCLK 上的一个特定的波形可以复位
整个芯片。具体信息请参考 RESET 章节
3.7.3
将 SDI 和 SDO 接在一起然后通过一个双向的总线来驱动它。
3.7.4
绪时，DRDY 信号会变低。当执行完一个从内部数据寄存器 DOR 读取数据的读操作后，
DRDY 信号将变高。在 DOR 寄存器的数据准备更新时 DRDY 信号也会变高，表示此时 DOR
寄存器内的数据不可用，防止在 DOR 寄存器进行更新时从 DOR 寄存器内读取数据。
DRDY 的信号也可以从 ACR 寄存器的 bit 7 来获得。
3.8
行复位：发送 RESET 指令，在 SCLK 上发送特定的波形 ( SCLK RESET 波形，参考 CS1180 的
时序图 )。
版
版
权
权
CS1180 通过 SPI 总线与外部的控制器进行通讯。CS1180 只能用于从模式。总线接口是标
在与 CS1180 进行通讯前，外部的控制器必须先发出 CS 片选信号。在整个通讯期间，CS
SCLK 为施密特触发，用来对 SDI 和 SDO 信号进行采样。为了防止错误的采样数据，
SDI 和 SDO 引脚分别用来输入和输出数据。在没有使用时，SDO 为高阻态，这样就允许
DRDY 信号用来表示内部数据寄存器的状态。当内部数据寄存器 DOR 内新的数据准备就
CS1180 在上电过程中会自动产生复位信号。在正常工作时，有两种方法可以对 CS1180 进
所
所
有
有
片选信号( CS )
串行时钟( SCLK )
数据输入( SDI )和数据输出( SDO )
数据准备就绪 ( DRDY )
串行总线接口( SPI )
上电复位及芯片的复位（RESET）
，
，
侵
侵
权
权
必
必
究
究
深
深
圳
圳
C
C
市
市
S
S
1
芯
芯
1
1
1
8
海
8
海
0
0
科
科
用
用
技
技
户
户
有
有
手
手
限
限
册
册
公
公
司
司
保
保
密
密
1
1
5
5
文
文
-
-
档
档
2
2
5
5