NBC12430FN ON Semiconductor, NBC12430FN Datasheet - Page 8
![no-image](/images/manufacturer_photos/0/4/495/on_semiconductor_sml.jpg)
NBC12430FN
Manufacturer Part Number
NBC12430FN
Description
IC CLK PLL SYNC 50-800MHZ 28PLCC
Manufacturer
ON Semiconductor
Type
PLL Clock Generatorr
Datasheet
1.NBC12430FAR2G.pdf
(20 pages)
Specifications of NBC12430FN
Pll
Yes
Input
Crystal
Output
PECL
Number Of Circuits
1
Ratio - Input:output
1:1
Differential - Input:output
No/Yes
Frequency - Max
800MHz
Divider/multiplier
Yes/No
Voltage - Supply
3.135 V ~ 5.25 V
Operating Temperature
0°C ~ 70°C
Mounting Type
Surface Mount
Package / Case
28-PLCC
Frequency-max
800MHz
Lead Free Status / RoHS Status
Contains lead / RoHS non-compliant
Other names
NBC12430FNOS
Available stocks
Company
Part Number
Manufacturer
Quantity
Price
Company:
Part Number:
NBC12430FNG
Manufacturer:
ON Semiconductor
Quantity:
10 000
Company:
Part Number:
NBC12430FNR2
Manufacturer:
ON Semiconductor
Quantity:
10 000
Company:
Part Number:
NBC12430FNR2G
Manufacturer:
ON Semiconductor
Quantity:
10 000
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
the basis of its frequency reference. The output of the
reference oscillator is divided by 16 before being sent to the
phase detector. With a 16 MHz crystal, this provides a
reference frequency of 1 MHz. Although this data sheet
illustrates functionality only for a 16 MHz crystal, Table 9,
any crystal in the 10−20 MHz range can be used, Table 11.
800 MHz. Its output is scaled by a divider that is configured
by either the serial or parallel interfaces. The output of this
loop divider is also applied to the phase detector.
output frequency to be M times the reference frequency by
adjusting the VCO control voltage. Note that for some
values of M (either too high or too low), the PLL will not
achieve loop lock.
divider before being sent to the PECL output driver. This
output divider (N divider) is configured through either the
serial or the parallel interfaces and can provide one of four
division ratios (1, 2, 4, or 8). This divider extends the
performance of the part while providing a 50% duty cycle.
divider and is capable of driving a pair of transmission lines
terminated into 50 W to V
Table 9. Programming VCO Frequency Function Table with 16 MHz Crystal.
Frequency
The internal oscillator uses the external quartz crystal as
The VCO within the PLL operates over a range of 400 to
The phase detector and the loop filter force the VCO
The output of the VCO is also passed through an output
The output driver is driven differentially from the output
(MHz)
VCO
400
402
404
406
794
796
798
800
•
•
•
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Divisor
M
200
201
202
203
397
398
399
400
Count
•
•
•
CC
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
−2.0 V. The positive reference
256
M8
0
0
0
0
1
1
1
1
•
•
•
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
128
M7
1
1
1
1
1
1
1
1
•
•
•
FUNCTIONAL DESCRIPTION
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
http://onsemi.com
M6
64
1
1
1
1
0
0
0
0
•
•
•
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
8
M5
32
for the output driver and the internal logic is separated from
the power supply for the phase−locked loop to minimize
noise induced jitter.
parallel. The parallel interface uses the values at the M[8:0]
and N[1:0] inputs to configure the internal counters.
Normally upon system reset, the P_LOAD input is held
LOW until sometime after power becomes valid. On the
LOW−to−HIGH transition of P_LOAD, the parallel inputs
are captured. The parallel interface has priority over the
serial interface. Internal pullup resistors are provided on the
M[8:0] and N[1:0] inputs to reduce component count in the
application of the chip.
bit shift register scheme. The register shifts once per rising
edge of the S_CLOCK input. The serial input S_DATA must
meet setup and hold timing as specified in the AC
Characteristics section of this document. With P_LOAD
held high, the configuration latches will capture the value of
the shift register on the HIGH−to−LOW edge of the
S_LOAD input. See the programming section for more
information.
is controlled by the T[2:0] bits in the serial data stream. See
the programming section for more information.
0
0
0
0
•
•
•
0
0
0
0
The configuration logic has two sections: serial and
The serial interface logic is implemented with a fourteen
The TEST output reflects various internal node values and
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
M4
16
0
0
0
0
0
0
0
1
•
•
•
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
M3
8
1
1
1
1
1
1
1
0
•
•
•
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
M2
4
0
0
0
0
•
•
•
1
1
1
0
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
M1
2
0
0
1
1
0
1
1
0
•
•
•
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
Á Á Á
M0
1
0
1
0
1
•
•
•
1
0
1
0