m395t5160dz4-cd56/e66 Samsung Semiconductor, Inc., m395t5160dz4-cd56/e66 Datasheet - Page 17
![no-image](/images/no-image-200.jpg)
m395t5160dz4-cd56/e66
Manufacturer Part Number
m395t5160dz4-cd56/e66
Description
Ddr2 Fully Buffered Dimm
Manufacturer
Samsung Semiconductor, Inc.
Datasheet
1.M395T5160DZ4-CD56E66.pdf
(31 pages)
FBDIMM
Note :
1.DQ-to I/O wiring may be changed within a byte.
2.There are two physical copies of each address/command/control/clock
5.2 2GB, 256Mx72 Module - M395T5663DZ4
DQS10
DQS12
DQS11
DQS0
DQS0
DQS9
DQS1
DQS1
DQS2
DQS2
DQS3
DQS3
S1
S0
DQS0-DQS17
DQS0-DQS8
DQ0-DQ63
PN0-PN13
PN0-PN13
SCK/SCK
CB0-CB7
PS0-PS9
PS0-PS9
SA1-SA2
RESET
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
SDA
SCL
SA0
SCL
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
M
A
B
WP
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
Serial PD
SA0 SA1 SA2
A0
D0
D1
D2
D3
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
(populated as 2 rank of x8 DDR2 SDRAMs)
SN0-SN13
SN0-SN13
SS0-SS9
SS0-SS9
S0->CS(D0-D8)
CKE0->CKE(D0-D8)
S1->CS(D9-D17)
CKE1->CKE(D9-D17)
ODT->ODT(all SDRAMs)
BA0-BA2(all SDRAMs)
A0-A15(all SDRAMs)
RAS(all SDRAMs)
CAS(all SDRAMs)
WE(all SDRAMs)
CK/CK(all SDRAMs)
A1
All address/command/control/clock
A2
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
SDA
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
D9
D10
D11
D12
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
17 of 31
DQS16
DQS13
DQS14
DQS15
DQS17
DQS4
DQS4
DQS5
DQS5
DQS6
DQS6
DQS7
DQS7
DQS8
DQS8
V
V
DDSPD
TT
V
V
V
V
V
REF
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
CC
DD
TT
SS
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
D4
D5
D6
D7
D8
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
Rev. 1.01 March 2008
DDR2 SDRAM
Terminators
AMB
SPD, AMB
D0-D17, AMB
D0-D17
D0-D17,SPD,AMB
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
D13
D14
D15
D16
D17
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS