M368L1624DTM-CCC SAMSUNG [Samsung semiconductor], M368L1624DTM-CCC Datasheet - Page 6
![no-image](/images/no-image-200.jpg)
M368L1624DTM-CCC
Manufacturer Part Number
M368L1624DTM-CCC
Description
184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC
Manufacturer
SAMSUNG [Samsung semiconductor]
Datasheet
1.M368L1624DTM-CCC.pdf
(22 pages)
BA0 - BA1
128MB, 256MB, 512MB Unbuffered DIMM
256MB, 32M x 64 Non ECC Module (M368L3223DTM)
Functional Block Diagram
A0 - A12
CKE0
RAS
CAS
DQS1
DM1
DQS2
DM2
DQS3
DM3
DM0
WE
DQS0
DQ16
DQ17
DQ18
DQ19
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ20
DQ21
DQ22
DQ23
CS0
BA0-BA1 : DDR SDRAMs D0 - D7
A0-A12 : DDR SDRAMs D0 - D7
RAS : DDR SDRAMs D0 - D7
CAS : DDR SDRAMs D0 - D7
CKE : DDR SDRAMs D0 - D7
WE : DDR SDRAMs D0 - D7
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
DM
DM
DM
DM
D0
D1
D2
D3
CS
CS
CS
CS
DQS
DQS
DQS
DQS
DM4
DQS4
DQS5
DM5
DQS6
DM6
DM7
DQS7
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
CK0/CK0
CK1/CK1
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
CK2/CK2
Clock
Input
Clock Wiring
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
DM
DM
DM
DM
SDRAMs
2 SDRAMs
3 SDRAMs
3 SDRAMs
D6
CS
D4
CS
D5
CS
D7
CS
DQS
(Populated as 1 bank of x8 DDR SDRAM Module)
DQS
DQS
DQS
V
CK0/1/2
Notes :
1. DQ-to-I/O wiring is shown as recommended
2. DQ/DQS/DM/CKE/CS relationships must be
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 5.1 Ohms +
DD
SCL
V
WP
VREF
*If two DRAMs are loaded,
Cap will replace DRAM
V
DDSPD
but may be changed.
maintained as shown.
5%
/V
SS
DDQ
Card
Edge
SA0
A0
R=120
Serial PD
*Clock Net Wiring
SA1
Rev. 1.2 May. 2003
Ω
A1
SA2
A2
DDR SDRAM
*
D0 - D7
D0 - D7
Cap/Cap/Cap
Cap/Cap/Cap
D0 - D7
D0 - D7
D4/D1/D7
Cap/Cap/Cap
D5/D2/Cap
D3/D0/D6
SDA
SPD