MAX9867ETJ+T Maxim Integrated Products, MAX9867ETJ+T Datasheet - Page 28

• Manufacturer Part Number: MAX9867ETJ+T
• Description: IC STEREO AUD CODEC LP 32TQFN-EP
• Manufacturer: Maxim Integrated Products
• Type: Stereo Audior

Specifications of MAX9867ETJ+T

• Data Interface: I²C, Serial
• Resolution (bits): 18 b
• Number Of Adcs / Dacs: 2 / 2
• Sigma Delta: Yes
• Dynamic Range, Adcs / Dacs (db) Typ: 85 / 90
• Voltage - Supply, Analog: 1.65 V ~ 1.95 V
• Voltage - Supply, Digital: 1.65 V ~ 1.95 V
• Operating Temperature: -40°C ~ 85°C
• Mounting Type: Surface Mount
• Package / Case: 32-WFQFN Exposed Pad
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

Ultra-Low Power Stereo Audio Codec
Figure 1. Digital Audio Interface Audio Master Mode Example (Sheet 1 of 2)
28
SDOUT
SDOUT
SDOUT
NOTE: THE DELAY FROM A BCLK EDGE AND AN LRCLK EDGE IS DETERMINED BY LENGTH OF TIME THAT PCLK (THE INTERNALLY DIVIDED DOWN VERSION OF MCLK AS DEFINED BY THE PSCLK BITS) IS HIGH DURING ONE PERIOD OF
LRCLK
LRCLK
LRCLK
______________________________________________________________________________________
BCLK
BCLK
BCLK
SDIN
SDIN
SDIN
25ns (min)
25ns (min)
25ns (min)
MCLK PLUS THE INTERNAL DELAY. FOR EXAMPLE: IF PCLK = 12.288MHZ, THEN THE DELAY BETWEEN BCLK AND LRCLK IS TYPICALLY 45ns.
AUDIO MASTER MODES:
LEFT JUSTIFIED: WCI = 0, BCI = 0, DLY = 0, SDODLY = 0
LEFT JUSTIFIED + LRCLK INVERT: WCI = 1, BCI = 0, DLY = 0, SDODLY = 0
LEFT JUSTIFIED + BCLK INVERT: WCI = 0, BCI = 1, DLY = 0, SDODLY = 0
D15
D15
D15
D15
D15
D15
7ns (typ)
7ns (typ)
7ns (typ)
RELATIVE TO PCLK (SEE NOTE)
RELATIVE TO PCLK (SEE NOTE)
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
RELATIVE TO PCLK (SEE NOTE)
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
40ns (max)
0ns (min)
40ns (max)
0ns (min)
40ns (max)
0ns (min)
0ns (min)
0ns (min)
0ns (min)
7ns (typ)
7ns (typ)
7ns (typ)
LEFT
LEFT
LEFT
CONFIGURED BY BSEL
CONFIGURED BY BSEL
CONFIGURED BY BSEL
7ns (typ)
7ns (typ)
7ns (typ)
D15
D15
D15
1/f
1/f
1/f
S
S
S
D15
D15
D15
7ns (typ)
7ns (typ)
7ns (typ)
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
RIGHT
RIGHT
RIGHT