M368L6423FTNCB3 Samsung Semiconductor, M368L6423FTNCB3 Datasheet - Page 6

• Manufacturer Part Number: M368L6423FTNCB3
• Manufacturer: Samsung Semiconductor

Specifications of M368L6423FTNCB3

• Main Category: DRAM Module
• Sub-category: DDR SDRAM
• Module Type: 184UDIMM
• Device Core Size: 64b
• Organization: 64Mx64
• Total Density: 512MByte
• Chip Density: 256Mb
• Access Time (max): 700ps
• Maximum Clock Rate: 333MHz
• Operating Supply Voltage (typ): 2.5V
• Operating Current: 1.72A
• Number Of Elements: 16
• Operating Supply Voltage (max): 2.7V
• Operating Supply Voltage (min): 2.3V
• Operating Temp Range: 0C to 70C
• Operating Temperature Classification: Commercial
• Pin Count: 184
• Mounting: Socket
• Lead Free Status / RoHS Status: Not Compliant

6.0 Functional Block Diagram
6.0 Functional Block Diagram
128MB, 256MB, 512MB Unbuffered DIMM
6.1 128MB, 16M x 64 Non ECC Module (M368L1624FT(U))
DQS1
DM1
DQS0
DM0
DQS3
DM3
DQS0
DM0
(Populated as 1 bank of x16 DDR SDRAM Module)
V
A0 - A12
BA0 - BA1
RAS
CAS
CKE0
WE
DD
V
VREF
V
DDSPD
/V
SS
DDQ
DQ13
DQ14
DQ12
DQ15
DQ9
DQ10
DQ8
DQ11
DQ0
DQ3
DQ4
DQ7
DQ5
DQ2
DQ1
DQ6
DQ29
DQ26
DQ25
DQ30
DQ28
DQ27
DQ24
DQ31
DQ20
DQ23
DQ16
DQ19
DQ17
DQ22
DQ21
DQ18
CS0
CKE: DDR SDRAMs D0 - D3
WE: DDR SDRAMs D0 - D3
RAS: DDR SDRAMs D0 - D3
CAS: DDR SDRAMs D0 - D3
LDQS
LDM
UDQS
LDQS
LDM
UDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
BA0-BA1: DDR SDRAMs D0 - D3
A0-A12: DDR SDRAMs D0 - D3
CS
D0
CS
D1
D0 - D3
D0 - D3
D0 - D3
D0 - D3
SPD
SCL
WP
CK0/CK0
CK1/CK1
Clock
CK2/CK2
Input
SA0
A0
Clock Wiring
Serial PD
SA1
A1
DQS5
DM5
DQS0
DM0
DQS3
DM3
DQS0
DM0
DDR SDRAMs
NC
2 DDR SDRAMs
2 DDR SDRAMs
SA2
A2
SDA
DQ41
DQ42
DQ45
DQ43
DQ44
DQ46
DQ40
DQ47
DQ32
DQ35
DQ36
DQ39
DQ33
DQ38
DQ37
DQ34
DQ57
DQ62
DQ56
DQ58
DQ61
DQ63
DQ60
DQ59
DQ48
DQ51
DQ52
DQ50
DQ49
DQ55
DQ53
DQ54
Notes:
1. DQ-to-I/O wiring is shown as recomended but
2. DQ/DQS/DM/CKE/CS relationships must be
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 7.5 Ohms
may be changed.
maintained as shown.
+ 5%
LDQS
LDM
LDQS
LDM
UDQS
UDM
UDQS
UDM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
CS
D2
CS
D3
Rev. 1.3 July 2005
DDR SDRAM