ZEN2014F Zenic, ZEN2014F Datasheet - Page 3

• Manufacturer Part Number: ZEN2014F
• Description: 33MHz Up/down Counter
• Manufacturer: Zenic

w w w . D a t a S h e e t 4 U . c o m
３．ピン名称と機能
EXTA
CLK
RESET
CE
C/D
RD
WR
LD
LT
D0
D1
D2
D3
D4
D5
D6
D7
EXTB
ピン名称
番号
43
29
33
16
18
14
15
24
25
10
42
1
2
3
4
7
8
9
入出力
入出力
入出力
出力
入力
入力
入力
入力
入力
入力
入力
入力
コマンドにより設定されたデータを出力します。
モード０では、コンパレータＡの比較結果(EQA)を出力します。
モード１では、コマンド設定により、コンパレータＡの比較結果
(EQA)、コンパレータＡの比較結果とコンパレータＢの比較結果の
論理和(EQA+EQB)、またはEQAの比較結果のホールドデータ(INTEQA)の
いずれかを出力します。
動作の基準となるクロックを入力します。(単相クロック)
カウンタ、位相弁別部、コマンドレジスタ、ステータスレジスタを初
期化します。
本ＬＳＩを選択するための信号です。
データバス上の情報の種類(コマンド or データ)を指定するのに使用
します。通常、ＣＰＵのアドレスバス(最下位)に接続します。
読み出しレジスタ、ステータスレジスタからの読み出しストローブ信
号です。
内部レジスタまたはアップダウン・カウンタへの書き込みストローブ
信号です。C/D,RD,WRの詳細は、"４−１．ＣＰＵインターフェイス"
の項を参照してください。
プリロードレジスタのデータ(24ビット)をアップダウン・カウンタへ
一括してロードします。この信号の立ち下がりエッジを検出して、ロ
ード動作を起動します。
アップダウン・カウンタのデータ(24ビット)を読み出しレジスタに一
括してラッチします。この信号の立ち下がりエッジを検出して、ラッ
チ動作を起動します。
８ビットの双方向データバスです。
コマンドにより、設定されたデータを入力ないし出力します。
モード０では、汎用入力端子Uとして設定されます。この端子に接続
している信号の値を、ステータスレジスタにてモニタすることが可能
となります。
モード１では、出力端子として設定されます。コマンドによりコンパ
レータＢの比較結果(EQB)、異常入力ステータスAIのホールドデータ
(INTAI)、またはEQBのホールドデータ(INTEQB)のいずれかを出力しま
す。EXTA,EXTBのモード１での詳細は、"５−４．コマンドレジスタ
(モード１)"の項を参照してください。
- 3 -
機
能
(
Z2014J99 ZENIC INC.
ＺＥＮ２０１４Ｆ
)