m393t5663cza-cf7/e6 Samsung Semiconductor, Inc., m393t5663cza-cf7/e6 Datasheet - Page 10

• Manufacturer Part Number: m393t5663cza-cf7/e6
• Description: Ddr2 Registered Sdram Module
• Manufacturer: Samsung Semiconductor, Inc.

7.4 4GB, 512MBx72 Module - M392T5160CJ
RDIMM
S0*
S1*
BA0-BA1
A0-A13
RAS
CAS
WE
CKE0
CKE1
ODT0
ODT1
RESET**
* S0 connects to DCS and S1 connects to CSR on a pair of Registers,
** RESET, PCK7 and PCK7 connects to all Registers.
VSS
RS1
RS0
S1 connects to DCS and S0 connects to CSR on another pair of Registers.
Other signals connect to one pair of four Registers.
PCK7**
DQS0
DQS0
DQS1
DQS1
DQS2
DQS2
DQS3
DQS3
DQS5
DQS5
DQS6
DQS6
DQS8
DQS8
DQS4
DQS4
DQS7
DQS7
PCK7**
DQ0
DQ1
DQ2
DQ3
DQ8
DQ9
DQ10
DQ11
DQ16
DQ17
DQ18
DQ19
DQ24
DQ25
DQ26
DQ27
DQ40
DQ41
DQ42
DQ43
DQ32
DQ33
DQ34
DQ35
DQ48
DQ49
DQ50
DQ51
DQ56
DQ57
DQ58
DQ59
CB0
CB1
CB2
CB3
RST
DM
DM
DM
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
1:2
R
G
R
E
S
T
E
I
CS DQS DQS
D0
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D1
D2
D3
CS DQS DQS
D5
D6
CS DQS DQS
CS DQS DQS
D4
D7
D8
RSO-> CS : DDR2 SDRAMs D0-D17
RS1-> CS : DDR2 SDRAMs D18-D35
RBA0-RBA1 -> BA0-BA1 : DDR2 SDRAMs D0-D35
RA0-RA13 -> A0-A13 : DDR2 SDRAMs D0-D35
RRAS -> RAS : DDR2 SDRAMs D0-D35
RCAS -> CAS : DDR2 SDRAMs D0-D35
RWE -> WE : DDR2 SDRAMs D0-D35
RCKE0 -> CKE : DDR2 SDRAMs D0-D17
RCKE1 -> CKE : DDR2 SDRAMs D18-D35
RODT0 -> ODT0 : DDR2 SDRAMs D0-D17
RODT1 -> ODT1 : DDR2 SDRAMs D18-D35
(populated as 2 rank of x4 DDR2 SDRAMs)
DM/
DM/
DM/
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
CS DQS DQS
D18
CS DQS DQS
CS DQS DQS
D20
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D19
D21
D22
D23
D24
D25
D26
DM0/DQS9
NC/DQS9
DM1/DQS10
NC/DQS10
DM2/DQS11
NC/DQS11
DM3/DQS12
NC/DQS12
DM5/DQS14
NC/DQS14
DM4/DQS13
NC/DQS13
DM6/DQS15
NC/DQS15
DM7DQS16
NC/DQS16
DM8/DQS17
NC/DQS17
DQ4
DQ5
DQ6
DQ7
DQ20
DQ21
DQ22
DQ23
DQ28
DQ29
DQ30
DQ31
DQ44
DQ45
DQ46
DQ47
DQ12
DQ13
DQ14
DQ15
DQ36
DQ37
DQ38
DQ39
DQ52
DQ53
DQ54
DQ55
DQ60
DQ61
DQ62
DQ63
CB4
CB5
CB6
CB7
10 of 26
DM
DM
DM
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
RESET
PAR_IN
CS DQS DQS
100K ohms
D9
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CK0
CK0
D10
D11
D12
CS DQS DQS
D14
CS DQS DQS
CS DQS DQS
CS DQS DQS
D13
D15
D16
D17
V
V
OE
SS
SS
P
L
L
DM
DM
DM
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
PAR_IN1
PAR_IN2
C1
C2
The resistors on Par_In, A13, A14, A15, BA2 and the
signal line of Err_Out refer to the section: "Register
Options for Unused Address inputs"
Signals for Address and Command Parity Function
CS DQS DQS
D27
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D28
D29
D30
CS DQS DQS
D32
D33
D34
D35
PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D35
PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D35
PCK7 -> CK : Register
PCK7 -> CK : Register
D31
Register A
QERR
PPO1
PPO2
V
V
VREF
V
DDSPD
DD
SS
V
V
Rev. 1.4 November 2007
DD
DD
SCL
/V
DDQ
PAR_IN2
PAR_IN1
C1
C2
DDR2 SDRAM
WP
Register B
Serial PD
SA0 SA1 SA2
A0
QERR
PPO1
PPO2
A1
A2
Err_Out
Serial PD
D0 - D35
D0 - D35
D0 - D35
SDA