m470t6464az3 Samsung Semiconductor, Inc., m470t6464az3 Datasheet - Page 5

• Manufacturer Part Number: m470t6464az3
• Description: Ddr2 Unbuffered Sodimm 200pin Unbuffered Sodimm Based On 1gb A-die 64-bit Non-ecc
• Manufacturer: Samsung Semiconductor, Inc.

4.0 Pin Configurations (Front side/Back side)
Note : NC = No Connect; NC, TEST(pin 163)is for bus analysis tool and is not connected on normal memory modules.
5.0 Pin Description
*The VDD and VDDQ pins are tied to the single power-plane on PCB.
SODIMM
CK0,CK1
CK0,CK1
CKE0,CKE1
RAS
CAS
WE
S0,S1
A0~A9, A11~A13
A10/AP
BA0~BA2
ODT0,ODT1
SCL
CK0,CK1
Pin
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
1
3
5
7
9
Pin Name
DQS0
DQS0
DQS1
DQS1
DQS2
Front
DQ10
DQ11
DQ16
DQ17
V
DQ0
DQ1
DQ2
DQ3
DQ8
DQ9
V
V
V
V
V
V
V
V
V
REF
SS
SS
SS
SS
SS
SS
SS
SS
SS
Pin
Clock Inputs, positive line
Clock Inputs, negative line
Clock Enables
Row Address Strobe
Column Address Strobe
Write Enable
Chip Selects
Address Inputs
Address Input/Autoprecharge
SDRAM Bank Address
On-die termination control
Serial Presence Detect(SPD) Clock Input
Clock Inputs, positive line
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
2
4
6
8
DQ12
DQ13
DQ14
DQ15
DQ20
DQ21
Back
DM0
DM1
DQ4
DQ5
DQ6
DQ7
CK0
CK0
V
V
V
V
V
V
V
V
V
V
NC
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
Pin
51
53
55
57
59
61
63
65
67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99
Description
DQS2
Front
DQ18
DQ19
DQ24
DQ25
DQ26
DQ27
CKE0
DM3
V
BA2
V
V
V
V
V
V
V
A12
NC
NC
A9
A8
A5
A3
DD
DD
DD
SS
SS
SS
SS
SS
100
Pin
52
54
56
58
60
62
64
66
68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98
NC/CKE1
DQS3
DQS3
DQ22
DQ23
DQ28
DQ29
DQ30
DQ31
Back
DM2
V
V
V
V
V
V
V
A11
V
NC
NC
A7
A6
A4
A2
SS
SS
SS
SS
SS
DD
DD
DD
5 of 20
SDA
SA1,SA0
DQ0~DQ63
DM0~DM7
DQS0~DQS7
DQS0~DQS7
TEST
V
V
V
V
NC
SDA
DD
SS
REF
DD
101
103
105
107
109
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
145
147
149
Pin
111
Pin Name
SPD
NC/ODT1
A10/AP
NC/S1
DQ32
DQ33
DQS4
DQS4
DQ34
DQ35
DQ40
DQ41
Front
VDD
DM5
CAS
V
BA0
V
WE
V
V
V
V
V
V
A1
DD
DD
SS
SS
SS
SS
SS
SS
SPD Data Input/Output
SPD address
Data Input/Output
Data Masks
Data strobes
Data strobes complement
Logic Analyzer specific test pin
(No connect on So-DIMM)
Core and I/O Power
Ground
Input/Output Reference
SPD Power
Spare pins, No connect
SPD Data Input/Output
102
104
106
108
120
122
124
126
128
130
132
134
136
138
140
142
144
146
148
150
Pin
110
112
114
116
118
ODT0
DQS5
DQS5
DQ36
DQ37
DQ38
DQ39
DQ44
DQ45
Back
RAS
DM4
BA1
V
V
V
A13
V
V
V
V
V
V
NC
A0
S0
DD
DD
DD
SS
SS
SS
SS
SS
SS
Pin
151
153
155
157
159
161
163
165
167
169
171
173
175
177
179
181
183
185
187
189
191
193
195
197
199
Description
Rev. 1.4 March 2007
DDR2 SDRAM
NC, TEST
V
DQ42
DQ43
DQ48
DQ49
DQS6
DQS6
DQ50
DQ51
DQ56
DQ57
DQ58
DQ59
Front
DD
DM7
SDA
SCL
V
V
V
V
V
V
V
V
SS
SS
SS
SS
SS
SS
SS
SS
SPD
152
154
156
158
160
162
164
166
168
170
172
174
176
178
180
182
184
186
188
190
192
194
196
198
200
Pin
DQS7
DQS7
DQ46
DQ47
DQ52
DQ53
DQ54
DQ55
DQ60
DQ61
DQ62
DQ63
Back
CK1
DM6
CK1
SA0
SA1
V
V
V
V
V
V
V
V
SS
SS
SS
SS
SS
SS
SS
SS