ZEN1501F Zenic, ZEN1501F Datasheet - Page 39

• Manufacturer Part Number: ZEN1501F
• Description: Memory Controller
• Manufacturer: Zenic

www.DataSheet4U.com
８）スクラッチ・レジスタ（ＳＣＲ）
９）割り込み設定レジスタ（ＩＩＲ）
bit7∼3
一時的なデータの保管場所として使用可能です。
ータの転送中、ソフトウェア・オーバーヘッドを最小にするために、ＵＡＲＴは以下のように
４つの割り込みに優先順位を付けています。
する値がＩＩＲレジスタにセットされます。ＣＰＵはこのレジスタをリードすることにより、
割り込み要因を知ることができます。ＣＰＵによる割り込み処理が行われるまで他の割り込み
は受付られません。
ＳＣＲレジスタは８ビットのリード／ライト・レジスタでＵＡＲＴに影響を与えません。
ＵＡＲＴはマイクロプロセッサにインタフェースするため割り込み機能を持っています。デ
１つまたは２つ以上の割り込みが発生すると、その中の最も優先順位の高い割り込みに対応
0
0
0
0
0
（1）受信ライン・ステータス
（2）受信データ・レディ
（3）送信ホールド・レジスタ・エンプティ
（4）モデム・ステータス
Ｄ７
Ｄ６
Ｄ５
Ｄ４
Ｄ３
Ｄ２
Ｄ１
Ｄ０
ビット
割り込み設定状態
bit2 bit1 bit0 優先順位
X
1
1
0
0
データ・ビット
データ・ビット
データ・ビット
データ・ビット
データ・ビット
データ・ビット
データ・ビット
データ・ビット
X
1
0
1
0
1
0
0
0
0
表６−３９
表６−４０
無
１
２
３
４
ＳＣＲ［７］
ＳＣＲ［６］
ＳＣＲ［５］
ＳＣＲ［４］
ＳＣＲ［３］
ＳＣＲ［２］
ＳＣＲ［１］
ＳＣＲ［０］
受信ライン・
ステータス
受信データ有効 受信データ有効 RBRレジスタ読み出し
送信ホールド・ 送信ホールド・ IIRレジスタ読み出し、
レジスタ空
(THRE)
モデム・
ステータス
割込フラグ
スクラッチ・レジスタ
割り込み設定レジスタ
- 39 -
無
機
能
（優先順位1）
（優先順位2）
（優先順位3）
（優先順位4）
割り込み要求／開放要因
OE,PE,FE,BI
レジスタ空
(THRE)
CTS,DSR,RI,DCD MSRレジスタ読み出し
割込要因
無
LSRレジスタ読み出し
又はTHRレジスタ書込
ＺＥＮ１５０１Ｆ
(Z1501G97)ZENIC Inc.
割込リセット要因
無