pc1600cl Infineon Technologies Corporation, pc1600cl Datasheet - Page 11

• Manufacturer Part Number: pc1600cl
• Description: Registered Ddr Sdram-modules
• Manufacturer: Infineon Technologies Corporation

Figure 1
Data Sheet
S0
BA0-BA1
A0-An
RAS
CAS
CKE0
WE
DM8/DQS17
DQS8
DM3/DQS12
DM2/DQS11
DM1/DQS10
DM0/DQS9
DQS2
DQS3
DQS1
7
RS0
DQS0
PCK
Block Diagram: One Rank 32M
HYS72D32500GR on Raw Card L
PCK
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
R
E
G
I
S
T
E
R
RESET
RA0-RAn
RBA0-RBA1 -> BA0-BA1: SDRAMs D0-D8
RS0 -> CS: SDRAMs D0-D8
RRAS -> RAS: SDRAMs D0-D8
RCAS -> CAS: SDRAMs D0-D8
RCKE0 -> CKE: SDRAMs D0- D8
RWE -> WE: SDRAMs D0-D8
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DM
DM
DM
DM
7
D3
D8
-> A0-An
D0
D1
D2
S
S
S
S
S
* Wire per Clock Loading Table/Wiring Diagrams
DQS
DQS
DQS
DQS
DQS
7
: SDRAMs D0-D8
SCL
CK0, CK0 --------- PLL*
72 DDR SDRAM DIMM Module ( 8 components)
WP
DM5/DQS14
DM4/DQS13
DM7/DQS16
SA0 SA1 SA2
DM6/DQS15
A0
DQS4
DQS5
DQS6
DQS7
11
Serial PD
HYS72D[128/64/32]5[00/20/21]GR–[7F/7/8]-B
A1
A2
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
SDA
Registered DDR SDRAM-Modules
Notes:
1. DQ-to-I/O wiring may be changed within a byte.
2. DQ/DQS/DM/CKE/S relationships must be main-
tained as shown.
3. DQ/DQS resistors should be 22 Ohms.
4. V
V
STRAP OUT (OPEN): V
STRAP IN (V
5. SDRAM placement alternates between the back
and front sides of the DIMM.
6. Address and control resistors should be 22 Ohms.
7. A13 is not wired for raw card A.
DDQ
DDID
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
):
DM
DM
DM
DM
V
VREF
strap connections (for memory device V
V
V
V
V
DDQ
DDSPD
DD
SS
DDID
SS
D4
D5
D6
D7
S
S
S
): V
S
DD
DQS
DQS
DQS
DQS
DD
V
DDQ
= V
.
DDQ
Pin Configuration
Rev. 1.03 2004-01
Strap: see Note 4
D0-D8
D0-D8
D0- D8
D0-D8
Serial PD
DD
,