ak4631 ETC-unknow, ak4631 Datasheet - Page 24

• Manufacturer Part Number: ak4631
• Description: 16-bit Mono Codec With Mic/spk-amp
• Manufacturer: ETC-unknow

ASAHI KASEI
(Note) FCK 基準(PLL3-0 bits = “0000”) の場合のサンプリング周波数は 7.35kHz ≤ fs ≤ 26kHz です。
1) PLL Master Mode (PMPLL bit = “1”, M/S bit = “1”)
このモードで PMPLL bit = “0”
MCKOからは正常でない周波数のクロックが出力されます。その後、PLLがアンロックを検出した場合、ア
ンロックになった瞬間、FCKとBICK出力は強制的に “L”になりますが、MCKO bit = “1”の場合、MCKOから
は正常でないクロックが出力されます。MCKO bit = “0”の場合は、MCKOは “L”を出力します。(See Table 7)
PLL ロック後、BICKとFCK出力は “L”からクロック出力となりますので最初の1周期分のFCK, BICKは、正
常でない可能性がありますが、1fs後には正常なクロックになります。
2) PLL Slave Mode (PMPLL bit = “1”, M/S bit = “0”)
このモードでは PMPLL bit = “0”
は正常でない周波数のクロックが出力されます。その後、PLLがロックするとMCKOから256fsのクロックが
出力されます。 但し、 PLLがアンロックになった場合、 ADC及びDACからは正常なデータが出力されません。
DACに関しては、Addr=02HのDACA bit と DACM bit を “0”にすることにより出力をミュートすることが可能
です。
MS0317-J-01
PLL State
PMPLL bit “0”
PLL Unlock 検出時
PLL Lock 時
PLL2 bit = “0” の場合(FCK or BICKより入力)は、FS3, FS1-0 bitでサンプリング周波数の設定を行って下さ
い（Table 6）。
PLL のアンロックについて
Others
Mode
0
1
2
3
6
7
Table 6. Setting of Sampling Frequency at PLL2 bit = “0” and PMPLL bit = “1”
Table 7. Clock Operation at PLL Master Mode (PMPLL bit = “1”, M/S bit = “1”)
Table 8. Clock Operation at PLL Slave Mode (PMPLL bit = “0”, M/S bit = “0”)
“1”直後
FS3 bit
PLL State
PMPLL bit “0”
PLL Unlock 検出時
PLL Lock 時
0
0
0
0
1
1
MCKO bit = “0”
Don’t care
Don’t care
Don’t care
Don’t care
Don’t care
Don’t care
FS2 bit
“L” Output
“L” Output
“L” Output
“1”にした後、あるいはサンプリング周波数を変更した場合、FCK, BICK,
“1”にした後、あるいはサンプリング周波数を変更した場合、MCKOから
Others
“1”直後
MCKO pin
FS1 bit
0
0
1
1
1
1
MCKO bit = “1”
MCKO bit = “0”
256fs Output
- 24 -
“L” Output
“L” Output
“L” Output
FS0 bit
不定
不定
0
1
0
1
0
1
MCKO pin
Sampling Frequency Range
12kHz < fs ≤ 16kHz
16kHz < fs ≤ 24kHz
24kHz < fs ≤ 32kHz
32kHz < fs ≤ 48kHz
8kHz < fs ≤ 12kHz
7.35kHz ≤ fs ≤ 8kHz
MCKO bit = “1”
256fs Output
See Table 9
“L” Output
BICK pin
不定
不定
不定
N/A
“L” Output
1fs Output
Default
FCK pin
不定
[AK4631]
2004/11