APA075-PQG208 Actel, APA075-PQG208 Datasheet - Page 123

• Manufacturer Part Number: APA075-PQG208
• Description: FPGA - Field Programmable Gate Array 75K System Gates
• Manufacturer: Actel

Specifications of APA075-PQG208

• Processor Series: APA075
• Core: IP Core
• Maximum Operating Frequency: 150 MHz
• Number Of Programmable I/os: 158
• Data Ram Size: 27648
• Supply Voltage (max): 2.7 V
• Maximum Operating Temperature: + 70 C
• Minimum Operating Temperature: 0 C
• Development Tools By Supplier: APA-Eval-Kit, APA-Eval-BRD1, Silicon-Explorer II, Silicon-Sculptor 3, SI-EX-TCA, Flashpro 4, Flashpro 3, Flashpro Lite
• Mounting Style: SMD/SMT
• Supply Voltage (min): 2.3 V
• Number Of Gates: 75 K
• Package / Case: PQFP-208
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

Number
G10
G11
G12
H10
H11
H12
Pin
J10
J11
J12
G1
G2
G3
G4
G5
G6
G7
G8
G9
H1
H2
H3
H4
H5
H6
H7
H8
H9
J1
J2
J3
J4
J5
J6
J7
J8
J9
Function
APA075
PPECL1 /
NPECL1
AVDD
Input
V
V
GND
GND
GND
GND
TDO
V
V
V
V
TCK
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DDP
DDP
DD
DD
DD
DD
144-FBGA Pin
Function
APA150
PPECL1 /
NPECL1
AVDD
Input
GND
GND
GND
GND
V
V
TCK
TDO
V
V
V
V
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DDP
DDP
DD
DD
DD
DD
Function
APA300
PPECL1 /
NPECL1
AVDD
Input
GND
GND
GND
GND
V
V
TCK
TDO
V
V
V
V
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DDP
DDP
DD
DD
DD
DD
Function
APA450
PPECL1 /
NPECL1
AVDD
Input
GND
GND
GND
GND
V
V
TDO
TCK
V
V
V
V
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DDP
DDP
DD
DD
DD
DD
v5.9
Number
M10
M11
M12
Pin
K10
K11
K12
L10
L11
L12
M1
M2
M3
M4
M5
M6
M7
M8
M9
K1
K2
K3
K4
K5
K6
K7
K8
K9
L1
L2
L3
L4
L5
L6
L7
L8
L9
Function
APA075
GND
GND
GND
V
TRST
V
TMS
RCK
V
TDI
V
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DDP
DDP
PN
PP
144-FBGA Pin
Function
APA150
GND
GND
GND
V
TRST
V
TMS
ProASIC
RCK
V
TDI
V
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DDP
DDP
PN
PP
PLUS
Function
APA300
GND
GND
GND
V
TRST
V
TMS
RCK
V
Flash Family FPGAs
TDI
V
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DDP
DDP
PN
PP
Function
APA450
GND
GND
GND
V
TRST
V
TMS
RCK
V
V
TDI
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DDP
DDP
PN
PP
3-39