M395T5750EZ4CE65 Samsung Semiconductor, M395T5750EZ4CE65 Datasheet - Page 16

• Manufacturer Part Number: M395T5750EZ4CE65
• Manufacturer: Samsung Semiconductor

Specifications of M395T5750EZ4CE65

• Main Category: DRAM Module
• Sub-category: DDR2 SDRAM
• Module Type: 240FBDIMM
• Device Core Size: 72b
• Organization: 256Mx72
• Total Density: 2GByte
• Chip Density: 512Mb
• Package Type: FBDIMM
• Maximum Clock Rate: 667MHz
• Operating Supply Voltage (typ): 1.8V
• Number Of Elements: 36
• Operating Supply Voltage (max): 1.9V
• Operating Supply Voltage (min): 1.7V
• Operating Temp Range: 0C to 85C
• Operating Temperature Classification: Commercial
• Pin Count: 240
• Mounting: Socket
• Lead Free Status / RoHS Status: Compliant

5.0 FBDIMM FUNCTIONAL BLOCK DIAGRAM
FBDIMM
Note :
1.DQ-to I/O wiring may be changed within a byte.
2.There are two physical copies of each address/command/control/clock
5.1 512MB, 64Mx72 Module - M395T6553EZ4
DQS10
DQS12
DQS11
DQS0
DQS0
DQS9
DQS1
DQS1
DQS2
DQS2
DQS3
DQS3
All address/command/control/clock
S0
DQS0-DQS17
DQS0-DQS8
DQ0-DQ63
PN0-PN13
PN0-PN13
SCK/SCK
CB0-CB7
PS0-PS9
PS0-PS9
SA1-SA2
RESET
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
SDA
SCL
SA0
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
M
A
B
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
D0
D1
D2
D3
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
SN0-SN13
SN0-SN13
SS0-SS9
SS0-SS9
S0->CS(all SDRAMs)
CKE0->CKE(all SDRAMs)
ODT->ODT(all SDRAMs)
BA0-BA2(all SDRAMs)
A0-A15(all SDRAMs)
RAS(all SDRAMs)
CAS(all SDRAMs)
WE(all SDRAMs)
CK/CK(all SDRAMs)
(populated as 1 rank of x8 DDR2 SDRAMs)
V
TT
SCL
16 of 33
WP
Serial PD
SA0 SA1 SA2
A0
A1
DQS16
DQS13
DQS14
DQS15
DQS17
DQS4
DQS4
DQS5
DQS5
DQS6
DQS6
DQS7
DQS7
DQS8
DQS8
A2
SDA
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
V
DDSPD
V
V
V
V
V
REF
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
CC
DD
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
SS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
TT
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
D4
D5
D6
D7
D8
Rev. 1.51 January 2008
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
DDR2 SDRAM
Terminators
AMB
SPD, AMB
D0-D8, AMB
D0-D8
D0-D8,SPD,AMB