PA28F400B5T80 Intel, PA28F400B5T80 Datasheet - Page 9

• Manufacturer Part Number: PA28F400B5T80
• Manufacturer: Intel

Specifications of PA28F400B5T80

• Density: 4Mb
• Access Time (max): 80ns
• Interface Type: Parallel
• Boot Type: Top
• Address Bus: 19/18Bit
• Operating Supply Voltage (typ): 5V
• Operating Temp Range: 0C to 70C
• Package Type: SOP
• Sync/async: Asynchronous
• Operating Temperature Classification: Commercial
• Operating Supply Voltage (min): 4.5V
• Operating Supply Voltage (max): 5.5V
• Word Size: 8/16Bit
• Number Of Words: 512K/256K
• Supply Current: 65mA
• Mounting: Surface Mount
• Pin Count: 44
• Lead Free Status / Rohs Status: Not Compliant

NOTE: Pin 2 is WP# on 2- and 4-Mbit devices but A
address. Thus, the 8-Mbit in 44-PSOP cannot unlock the boot block without RP# = V
upgrades to 8-Mbit from 2/4-Mbit in this package design pin 2 to control WP# at the 2/4-Mbit level and A
28F800
WE#
WP#
RP#
V
A
A
A
A
A
A
A
A
NC
NC
NC
A
A
A
A
A
A
A
A
A
PP
15
14
13
12
11
10
17
18
PRELIMINARY
9
8
7
6
5
4
3
2
1
28F800
GND
DQ
DQ
OE#
CE#
DQ
DQ
DQ
DQ
DQ
DQ
V
A
A
A
A
A
A
A
A
A
A
PP
18
17
7
6
5
4
3
2
1
0
10
11
28F400
0
8
1
9
2
3
WE#
WP#
RP#
V
A
A
A
A
A
A
A
NC
NC
NC
NC
A
A
A
A
A
A
A
A
A
PP
15
14
13
12
11
10
17
9
8
7
6
5
4
3
2
1
WE#
WP#
RP#
A
A
A
A
A
A
V
NC
NC
NC
NC
NC
A
A
A
A
A
A
A
A
A
PP
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
28F400
WP#
GND
DQ
DQ
OE#
CE#
DQ
DQ
DQ
DQ
DQ
DQ
V
A
A
A
A
A
A
A
A
A
PP
17
7
6
5
4
3
2
1
0
10
11
0
8
1
9
2
3
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
1
2
3
4
5
6
7
8
9
WP#
GND
DQ
DQ
CE#
OE#
DQ
DQ
DQ
DQ
DQ
DQ
V
NC
A
A
A
A
A
A
A
A
Figure 1. 44-Lead PSOP Pinout Diagram
Figure 2. 48-Lead TSOP Pinout Diagram
PP
7
6
5
4
3
2
1
0
10
11
0
8
1
9
2
3
10
11
12
13
14
15
16
17
18
19
20
21
22
1
2
3
4
5
6
7
8
9
18
12 mm x 20 mm
48-Lead TSOP
0.525" x 1.110"
44-Lead PSOP
on the 8-Mbit because no other pins were available for the high order
Boot Block
TOP VIEW
Boot Block
TOP VIEW
28F200
28F200
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
28F200B5, 28F004/400B5, 28F800B5
GND
DQ
DQ
DQ
WE#
RP#
BYTE#
DQ
DQ
DQ
DQ
DQ
V
A
A
A
A
A
A
A
A
A
CC
10
11
12
13
14
15
16
HH
8
9
14
13
12
15/
7
6
5
4
. See Section 3.3 for details. To allow
A
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
-1
28F400
WE#
GND
DQ
DQ
DQ
RP#
BYTE#
DQ
A
BYTE#
GND
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
V
DQ
DQ
DQ
DQ 2
DQ
DQ
DQ
DQ
OE#
GND
CE#
A
DQ
DQ
DQ
DQ
V
A
A
A
A
A
A
A
A
A
CC
16
0
CC
10
11
12
13
14
15
16
8
9
15
14
13
12
7
14
6
13
5
12
4
11
3
10
9
1
8
15/
0
7
6
5
4
/A
A
18
-1
-1
at the 8-Mbit density.
A
BYTE#
GND
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
V
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
OE#
GND
CE#
A
28F400
CC
16
0
15
7
14
6
13
5
12
4
11
3
10
2
9
1
8
0
/A
28F800
-1
WE#
GND
DQ
DQ
DQ
BYTE#
RP#
DQ
DQ
DQ
DQ
DQ
V
A
A
A
A
A
A
A
A
A
CC
10
11
12
13
14
15
16
8
9
A
BYTE#
GND
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
V
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
OE#
GND
CE#
A
28F800
14
13
12
15/
7
6
5
4
CC
16
0
A
15
14
13
12
11
10
7
6
5
4
3
2
9
1
8
0
-1
0599-01
0599-02
/A
-1
9