iCE65L08F-LCB196C Lattice, iCE65L08F-LCB196C Datasheet - Page 68

• Manufacturer Part Number: iCE65L08F-LCB196C
• Description: FPGA - Field Programmable Gate Array iCE65 7680 LUTs, 1.0 1.2V Ultra Low-Power
• Manufacturer: Lattice

Specifications of iCE65L08F-LCB196C

• Rohs: yes
• Number Of Gates: 7680
• Number Of Logic Blocks: 32
• Number Of I/os: 150
• Maximum Operating Frequency: 256 MHz
• Operating Supply Voltage: 1.2 V
• Maximum Operating Temperature: + 70 C
• Mounting Style: SMD/SMT
• Package / Case: CBGA-196
• Distributed Ram: 128 Kbit
• Minimum Operating Temperature: 0 C
• Operating Supply Current: 54 uA
• Factory Pack Quantity: 248

iCE65 Ultra Low-Power mobileFPGA
(2.42, 30-MAR-2012)
68
Pinout Table
Table 42
arranged by I/O bank, then by ball function. The pinout for the iCE65L08 is different than the iCE64L04 pinout.
!
A
B
C
D
E
F
G
H
J
K
L
M
N
P
provides a detailed pinout table for the iCE65L04 in the CB196 chip-scale BGA package. Pins are generally
GBIN0/PIO0
GBIN1/PIO0
Ball Function
DP00B
DP00A
DP02A
DP03B
DP11A
DP10A
VCCIO_3
DP14A
DP15A
DP17A
PIO0 PIO0 PIO0 PIO0
GND
GBIN6/
DP08A
PIO2 PIO2 PIO2 PIO2
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
1
1
Although both the iCE65L04 and iCE65L08 are both available in the CB196 package and
completely pin compatible, there are differences as shown in
PIO0
PIO0
PIO0
PIO0


DP02B
DP03A
DP11B
DP08B
DP10B
DP12A
DP14B
DP15B
DP17B
PIO0
GND
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
VCC
Figure 46:
2
2


VCCIO_3
DP01B
DP01A
DP05B
DP09A
DP12B
DP16B
GBIN7/
PIO0 PIO0
DP07B
GND
PIO2 PIO2
PIO2 PIO2 PIO2 PIO2
Table 42:
PIO1/
PIO1/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
3
3



DP04A
DP04B
DP05A
DP09B
DP07A
DP16A
PIO0
PIO2 PIO2 PIO2
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
VCC
iCE65L08 CB196 Chip-Scale BGA Footprint (Top View)
4
4
I/O Bank 2



iCE65L04 CB196 Chip-scale BGA Pinout Table
VCCIO_2
DP06B
DP06A
DP13B
DP13A
PIO0
PIO0
PIO0
PIO0
PIO3/
PIO3/
PIO3/
PIO3/
GND
PIO2 PIO2 PIO2 PIO2 PIO2
PIO2
5
5
I/O Bank 0
Ball Number

VCCIO_0
VCCIO_3
PIO0
PIO0
PIO0
PIO0
PIO0
PIO2
GND GND GND
GND
VCC
A7
E7
A1
A2
A3
A4
6
6
GBIN0/
GBIN1/
GBIN5/
PIO0
PIO0
PIO0
PIO0
GND VCC
GND GND GND
PIO2
PIO2
PIO2
VCC
VCC
VCC
7
7
™


Family
GBIN4/
VCCIO_0
PIO0
PIO0
PIO0
PIO0
PIO2
PIO2
PIO2
PIO2
GND
8
8

VCCIO_1
VCCIO_2
CBSEL0
PIO2/
GND
PIO0
PIO0
PIO0
PIO0
PIO2
PIO2
PIO2
VCC
9
9
CRESET_B
GBIN2/
VCCIO_2
CBSEL1
CDONE
PIO2/
Pin Type
PIO0 PIO0
PIO0
PIO0
PIO0
PIO1
PIO1
PIO1
PIO1
PIO1
GND
10 11 12 13 14
10 11 12 13 14
GBIN
GBIN
PIO
PIO
PIO
PIO
Table
PIOS/
SPI_SO
PIOS/
PIO0
PIO0
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO2 PIO2 PIO2
SPI_SI
SPI_
VCC
Lattice Semiconductor Corporation
SPI Bank
43.
SPI_SCK
GBIN3/
PIOS/
PIO0
GND
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
TCK
TDI
SPI_SS_B
PIOS/
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1 PIO1
PIO1
PIO1
PIO1
PIO1
VPP_
FAST
VCC
VCCIO_1
TRST_B
PIO1
PIO1
PIO1
PIO1
PIO1
GND
PIO1
PIO1
VPP_
TDO
TMS
www.latticesemi.com
2V5
Bank
A
B
C
D
E
F
G
H
J
K
L
M
N
P
0
0
0
0
0
0
almost