LC5512MV-45FN484C Lattice, LC5512MV-45FN484C Datasheet - Page 58

• Manufacturer Part Number: LC5512MV-45FN484C
• Description: CPLD ispXPLD™ 5000MV Family 150K Gates 512 Macro Cells 275MHz EECMOS Technology 3.3V 484-Pin BGA
• Manufacturer: Lattice

Specifications of LC5512MV-45FN484C

• Package: 484BGA
• Family Name: ispXPLD™ 5000MV
• Device System Gates: 150000
• Number Of Macro Cells: 512
• Maximum Propagation Delay Time: 4.5 ns
• Number Of User I/os: 253
• Typical Operating Supply Voltage: 3.3 V
• Maximum Operating Frequency: 275 MHz
• Number Of Product Terms Per Macro: 160
• Memory Type: EEPROM/SRAM
• Ram Bits: 262144
• Operating Temperature: 0 to 90 °C

Lattice Semiconductor
ispXPLD 5256MX Logic Signal Connections (Continued)
sysIO Bank LVDS Pair
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
-
-
-
-
-
-
-
-
-
-
-
-
-
-
GCLK3N
GCLK3P
20P
20N
21P
21N
22P
22N
23P
23N
24P
24N
25P
25N
26P
26N
27P
27N
28P
28N
29P
29N
30P
30N
31P
31N
32P
32N
33P
33N
-
-
-
-
-
-
-
-
-
-
-
-
Primary Macrocell/
GND (Bank 2)
GND (Bank 2)
C16/VREF2
Function
VCCO2
VCCO2
RESET
GCLK2
GCLK3
GNDP
GOE0
GOE1
VCCP
GND
VCC
TOE
C14
C18
C20
C21
C22
C24
C26
C28
C30
D10
D12
D14
D16
D18
D20
D21
D22
D24
D26
D28
D30
D0
D2
D4
D5
D6
D8
Macrocell 1
C10
C11
C12
C13
C14
C15
C16
C17
C18
C19
C20
C21
C22
C23
C24
C25
C26
C27
C28
C29
C30
C31
C8
C9
54
Alternate Outputs
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
Macrocell 2
ispXPLD 5000MX Family Data Sheet
D10
D11
D12
D13
D14
D15
D16
D17
D18
D19
D20
D21
D22
D23
D24
D25
D26
D27
D28
D29
D30
D31
D8
D9
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
Alternate Input
C15
C17
C19
C23
C25
C27
C29
C31
D11
D13
D15
D17
D19
D23
D25
D27
D29
D31
D1
D3
D7
D9
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
See Power Supply and
See Power Supply and
NC Connections Table
NC Connections Table
GND (Bank 2)
GND (Bank 2)
Ball Number
256 fpBGA
VCCO2
VCCO2
GND
VCC
N11
R14
N12
R15
N15
N16
M16
M14
M15
H11
H13
H15
P11
T14
R12
R13
T15
P12
N14
K15
K14
K12
K13
H16
L13
L12
L15
L16
L14
J13
J14
J12
J15
J11