NAND01G-N STMICROELECTRONICS [STMicroelectronics], NAND01G-N Datasheet - Page 3

• Manufacturer Part Number: NAND01G-N
• Description: 1 Gbit (x8/x16) 2112 Byte Page NAND Flash Memory and 512 Mbit (x16) LPSDRAM, 1.8V, Multi-Chip Package
• Manufacturer: STMICROELECTRONICS [STMicroelectronics]

NAND01G-N
Contents
1
2
Summary description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
LPSDRAM component . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Signals description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.8
2.9
2.10
2.11
2.12
2.13
2.14
2.15
2.16
2.17
2.18
2.19
2.20
2.21
2.22
2.23
2.24
2.25
2.26
NAND Flash component . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Flash memory Inputs/Outputs (I/O0-I/O7) . . . . . . . . . . . . . . . . . . . . . . . . 12
Flash memory Inputs/Outputs (I/O8-I/O15) . . . . . . . . . . . . . . . . . . . . . . . 12
Flash memory Address Latch Enable (AL) . . . . . . . . . . . . . . . . . . . . . . . 12
Flash memory Command Latch Enable (CL) . . . . . . . . . . . . . . . . . . . . . . 12
Flash memory Chip Enable (EF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Flash memory Read Enable (R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Flash memory Write Enable (WF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Flash memory Write Protect (WP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Flash memory Ready/Busy (RB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Flash memory V
Flash memory V
LPSDRAM Address Inputs (A0-A12) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
LPSDRAM Bank Select Address Inputs (BA0-BA1) . . . . . . . . . . . . . . . . . 14
LPSDRAM Data Inputs/Outputs (DQ0-DQ15) . . . . . . . . . . . . . . . . . . . . . 14
LPSDRAM Chip Select (ED) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
LPSDRAM Column Address Strobe (CAS) . . . . . . . . . . . . . . . . . . . . . . . 14
LPSDRAM Row Address Strobe (RAS) . . . . . . . . . . . . . . . . . . . . . . . . . . 14
LPSDRAM Write Enable (WD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
LPSDRAM Clock Input (K) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
LPSDRAM Clock Input (K) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
LPSDRAM Clock Enable (KE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
LPSDRAM Lower/Upper Data Input/Output Mask (DQM0, DQM1) . . . . . 15
Lower/Upper Data Read/Write Strobe Input/Output (LDQS, UDQS) . . . . 15
LPSDRAM V
LPSDRAM V
LPSDRAM V
DDD
DDQD
SSD
DDF
SSF
ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Rev1.0
Contents
3/23