PSD4235G2-90UI STMicroelectronics, PSD4235G2-90UI Datasheet - Page 6

• Manufacturer Part Number: PSD4235G2-90UI
• Description: IC FLASH 4MBIT 90NS 80TQFP
• Manufacturer: STMicroelectronics

Specifications of PSD4235G2-90UI

• Format - Memory: FLASH
• Memory Type: FLASH
• Memory Size: 4M (512K x 8)
• Speed: 90ns
• Interface: Parallel
• Voltage - Supply: 4.5 V ~ 5.5 V
• Operating Temperature: -40°C ~ 85°C
• Package / Case: 80-TQFP, 80-VQFP
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Other names: 497-1969

Contents
21
22
23
24
25
6/129
20.16 Data Out register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
20.17 Output macrocells (OMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
20.18 Mask macrocell register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
20.19 Input macrocells (IMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
20.20 Enable Out . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
20.21 Ports A, B and C - functionality and structure . . . . . . . . . . . . . . . . . . . . . 89
20.22 Port D - functionality and structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
20.23 Port E - functionality and structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
20.24 Port F - functionality and structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
20.25 Port G - functionality and structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
21.1
21.2
21.3
21.4
21.5
21.6
21.7
Power-on Reset, Warm Reset and Power-down . . . . . . . . . . . . . . . . . . 99
22.1
22.2
22.3
22.4
Programming in-circuit using the JTAG serial interface . . . . . . . . . . 101
23.1
23.2
23.3
Initial delivery state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Maximum rating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Automatic Power-down (APD) Unit and Power-down mode . . . . . . . . . . . 95
Power-down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Other power saving options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
PLD power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
PSD Chip Select input (CSI, PD2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Input clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Input control signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Power-on Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Warm Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
I/O pin, register and PLD status at Reset . . . . . . . . . . . . . . . . . . . . . . . . . 99
Reset of Flash Memory Erase and Program cycles . . . . . . . . . . . . . . . . . 99
Standard JTAG signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
JTAG extensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Security and Flash memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . 102
PSD4235G2