PIC32MX795F512LT-80V/BG Microchip Technology, PIC32MX795F512LT-80V/BG Datasheet - Page 92

• Manufacturer Part Number: PIC32MX795F512LT-80V/BG
• Description: 512 KB Flash, 128 KB RAM, USB-OTG, Dual CAN, Ethernet, 80 MHz, 10-Bit ADC, DMA 1
• Manufacturer: Microchip Technology
• Series: PIC® 32MXr

Specifications of PIC32MX795F512LT-80V/BG

• Processor Series: PIC32MX7xx
• Core: MIPS
• Data Bus Width: 32 bit
• Program Memory Type: Flash
• Program Memory Size: 512 KB
• Data Ram Size: 128 KB
• Interface Type: USB, I2C, UART, RS-232, RS-485, SPI
• Maximum Clock Frequency: 80 MHz
• Number Of Programmable I/os: 5
• Number Of Timers: 5
• Operating Supply Voltage: 2.3 V to 3.6 V
• Maximum Operating Temperature: + 85 C
• Mounting Style: SMD/SMT
• Package / Case: XBGA-100
• Operating Temperature Range: - 40 C to + 85 C
• Supply Current (max): 10 mA
• Core Processor: MIPS32® M4K™
• Core Size: 32-Bit
• Speed: 80MHz
• Connectivity: CAN, Ethernet, I²C, SPI, UART/USART, USB OTG
• Peripherals: Brown-out Detect/Reset, DMA, POR, PWM, WDT
• Number Of I /o: -
• Eeprom Size: -
• Ram Size: 128K x 8
• Voltage - Supply (vcc/vdd): 2.3 V ~ 3.6 V
• Data Converters: A/D 16x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 105°C
• Lead Free Status / Rohs Status: Details

TABLE 4-19:
Legend:
Note
34D0 DCH5DAT
34E0 DCH6CON
34F0 DCH6ECON
3500
3510 DCH6SSA
3520 DCH6DSA
3530 DCH6SSIZ
3540 DCH6DSIZ
3550 DCH6SPTR
3560 DCH6DPTR
3570 DCH6CSIZ
3580 DCH6CPTR
3590
35A0 DCH7CON
35B0 DCH7ECON
35C0
35D0 DCH7SSA
35E0 DCH7DSA
1:
DCH6DAT
DCH6INT
DCH7INT
2:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See
information.
DMA channels 4-7 are note available on PIC32MX534/564/664/764 devices.
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
DMA CHANNELS 0-7 REGISTER MAP
CHBUSY
CHBUSY
31/15
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
30/14
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
29/13
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
28/12
—
—
—
—
—
CHSIRQ<7:0>
—
—
—
—
—
—
—
—
—
—
—
—
—
CHSIRQ<7:0>
—
—
27/11
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
(1,2)
26/10
(CONTINUED)
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
25/9
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHCHNS
CHCHNS
24/8
CHSPTR<15:0>
CHDPTR<15:0>
CHCPTR<15:0>
CHSSIZ<15:0>
CHDSIZ<15:0>
CHCSIZ<15:0>
CHSSA<31:0>
CHDSA<31:0>
CHSSA<31:0>
CHDSA<31:0>
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
Bits
CFORCE
CFORCE
CHSDIE
CHSDIF
CHSDIE
CHSDIF
CHEN
CHEN
23/7
—
—
—
—
—
—
—
—
—
—
CABORT
CABORT
CHSHIE
CHSHIE
CHAED
CHSHIF
CHAED
CHSHIF
22/6
—
—
—
—
—
—
—
—
—
—
CHDDIE
CHDDIF
CHDDIE
CHDDIF
CHCHN
CHCHN
PATEN
PATEN
21/5
—
—
—
—
—
—
—
—
—
—
SIRQEN
CHDHIE
SIRQEN
CHDHIE
CHDHIF
CHDHIF
CHAEN
CHAEN
20/4
Section 12.1.1 “CLR, SET and INV Registers”
CHPDAT<7:0>
CHPDAT<7:0>
—
—
CHAIRQ<7:0>
—
—
—
—
—
—
—
—
CHAIRQ<7:0>
AIRQEN
CHBCIE
CHBCIF
AIRQEN
CHBCIE
CHBCIF
19/3
—
—
—
—
—
—
—
—
—
—
—
—
CHEDET
CHEDET
CHCCIE
CHCCIF
CHCCIE
CHCCIF
18/2
—
—
—
—
—
—
—
—
—
—
—
—
CHTAIE
CHTAIF
CHTAIE
CHTAIF
17/1
—
—
—
—
—
—
—
—
—
—
—
—
CHPRI<1:0>
CHPRI<1:0>
CHERIE 0000
CHERIF
CHERIE 0000
CHERIF
for more
16/0
—
—
—
—
—
—
—
—
—
—
—
—
0000
0000
0000
0000
00FF
FF00
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
00FF
FF00
0000
0000
0000
0000
0000