hys64d16020gd Infineon Technologies Corporation, hys64d16020gd Datasheet - Page 11

• Manufacturer Part Number: hys64d16020gd
• Description: Unbuffered Ddr Sdram So Modules
• Manufacturer: Infineon Technologies Corporation

Figure 2
Data Sheet
DQS3
DM3
DQS0
DM2
DM0
DQS1
DM1
DQS2
BA0-BA1
V
WE
V
V
V
V
A0-An
CAS
CKE0
CKE1
RAS
REF
DD
DD
SS
DD
SPD
ID
Block Diagram: Two Rank 16M x 64 DDR-SDRAM SO-DIMM Modules using x16 Organized
128Mbit SDRAMs on Raw Card Version A
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
S1
S0
LDM
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
LDQS
LD M
U D M
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQ S
LDQ S
UDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S
S
D 0
D 1
SDRAMS D0-D7
SDRAMS D0-D7
SDRAMS D0-D7
SPD
SDRAMS D0-D7
SDRAMS D0-D7, SPD
SDRAMS D0-D7
SDRAMS D0-D7
SDRAMS D0-D3
SDRAMS D4-D7
SDRAMS D0-D7
LD M
U D M
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
LDQS
UDQ S
LDM
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
LDQ S
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
#
S
Unless otherwise noted, resistor values are 22
S
D 5
D 4
DQS6
DM6
DQS7
DQS4
DQS5
DM7
DM4
DM5
V
DD
and V
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DD
Q
LDQS
LDM
UDQS
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
UDM
LDQS
LD M
U D M
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
U DQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
11
S
S
D 2
D 3
LDQS
Unbuffered DDR SDRAM SO Modules
LD M
UDQS
U D M
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
LDQ S
LDM
UDQ S
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S
S
Ω ± 5%
D 6
D 7
V
(for memory device V
Note: DQ wiring may differ from that described
in this drawing; however DQ/DM/DQS
relationships are maintained as shown.
DD
HYS64D16020GD(L)-[7/8]-A
Strap out (open): V
Strap in (closed): V
SA0
SA1
SA2
ID strap connections:
SCL
CK2
CK2
CK0
CK0
CK1
CK1
Serial Presence Detect (SPD)
A0
A1
A2
11042003-YIV7-VK6M
DD
WP
DD
DD
, V
≠
= V
Rev. 1.02, 2004-01
Pin Configuration
DD
V
DD
Q)
DD
0 loads
4 loads
4 loads
Q
Q
SDA