AT91CAP9A-STK Atmel, AT91CAP9A-STK Datasheet - Page 53

• Manufacturer Part Number: AT91CAP9A-STK
• Description: KIT STARTER FOR AT91CAP9A
• Manufacturer: Atmel
• Series: CAP™r
• Type: MCUr

Specifications of AT91CAP9A-STK

• Contents: Board, CD
• For Use With/related Products: AT91CAP9
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

D
C
B
A
FPGA_IO[0..95]
MPIOA[0..31]
MPIOB[0..44]
FPGA_IO58
FPGA_IO59
FPGA_IO60
FPGA_IO61
FPGA_IO62
FPGA_IO63
FPGA_IO64
FPGA_IO65
FPGA_IO66
FPGA_IO67
FPGA_IO68
FPGA_IO69
FPGA_IO70
FPGA_IO71
G13
B15
A15
C15
C16
B16
A16
F13
B17
A17
A18
C17
B18
C18
C14
D14
MPIOA31
MPIOA30
MPIOA29
MPIOA28
MPIOA27
MPIOA26
MPIOA25
MPIOA24
MPIOA23
MPIOA22
MPIOA21
MPIOA20
U19C
U19C
IO_VREFB3N0_B15
IO_VREFB3N0_A15
IO_VREFB3N0_C15
IO_VREFB3N0_C16
IO_VREFB3N0_B16
IO_VREFB3N0_A16
IO_VREFB3N0_F13
IO_VREFB3N0_G13
IO_VREFB3N0_B17
IO_VREFB3N0_A17
IO_VREFB3N0_A18
IO_VREFB3N0_C17
IO_VREFB3N0_B18
IO_VREFB3N0_C18
IO_VREFB3N0_C14
IO_VREFB3N0_D14
EP2S15F484
EP2S15F484
5
MPIOA[0..31]
MPIOB[0..44]
FPGA_IO[0..95]
AB8
AA8
AB7
AA7
T10
U10
AB6
AA6
AB5
AA5
Y8
Y7
Y6
Y5
W20
W19
N16
N15
U17
U18
U20
R16
P21
P20
P17
T17
P16
V18
Y22
V19
U19G
U19G
IO_VREFB7N0_AB8
IO_VREFB7N0_AA8
IO_VREFB7N0_Y8
IO_VREFB7N0_Y7
IO_VREFB7N0_AB7
IO_VREFB7N0_AA7
IO_VREFB7N0_T10
IO_VREFB7N0_U10
IO_VREFB7N0_AB6
IO_VREFB7N0_AA6
IO_VREFB7N0_Y6
IO_VREFB7N0_Y5
IO_VREFB7N0_AB5
IO_VREFB7N0_AA5
EP2S15F484
EP2S15F484
U19A
U19A
IO_VREFB1N0_P21
IO_VREFB1N0_P20
IO_VREFB1N0_N16
IO_VREFB1N0_N15
IO_VREFB1N1_U17
IO_VREFB1N1_W20
IO_VREFB1N0_P17
IO_VREFB1N1_U18
IO_VREFB1N1_T17
IO_VREFB1N1_U20
IO_VREFB1N1_R16
IO_VREFB1N0_P16
IO_VREFB1N1_V18
IO_VREFB1N1_Y22
IO_VREFB1N1_W19
IO_VREFB1N1_V19
EP2S15F484
EP2S15F484
IO_VREFB3N1_G14
IO_VREFB3N1_H14
IO_VREFB3N1_D15
IO_VREFB3N1_G15
IO_VREFB3N1_H16
IO_VREFB3N1_C19
IO_VREFB3N1_D20
IO_VREFB3N1_G16
IO_VREFB3N1_E14
IO_VREFB3N1_F14
IO_VREFB3N1_F16
IO_VREFB3N1_J15
IO_VREFB3N1_E15
IO_VREFB3N1_F15
BANK3
BANK3
IO_VREFB1N1_W22
IO_VREFB1N1_W21
IO_VREFB1N0_R19
IO_VREFB1N0_R22
IO_VREFB1N0_U22
IO_VREFB1N0_R21
IO_VREFB1N0_U21
IO_VREFB1N0_P19
IO_VREFB1N1_R17
IO_VREFB1N1_V22
IO_VREFB1N1_U19
IO_VREFB1N1_V21
IO_VREFB1N0_P18
IO_VREFB1N0_R18
IO_VREFB1N1_Y21
IO_VREFB7N1_V10
IO_VREFB7N1_AA4
IO_VREFB1N0_T22
IO_VREFB1N1_T19
IO_VREFB1N0_T21
IO_VREFB1N1_T20
IO_VREFB1N1_T18
IO_VREFB7N1_W7
IO_VREFB7N1_V8
IO_VREFB7N1_R9
IO_VREFB7N1_T9
IO_VREFB7N1_U9
IO_VREFB7N1_T8
IO_VREFB7N1_U8
IO_VREFB7N1_V7
IO_VREFB7N1_U6
IO_VREFB7N1_Y3
IO_VREFB7N1_T7
IO_VREFB7N1_V6
E14
G14
F14
H14
D15
F16
J15
E15
F15
G15
H16
C19
D20
G16
BANK1
BANK1
BANK7
BANK7
R19
R22
T22
U22
T19
T21
R21
U21
T20
P19
T18
R17
V22
U19
V21
W22
P18
R18
W21
Y21
V8
V10
R9
T9
U9
T8
U8
V7
W7
U6
AA4
Y3
T7
V6
TP38
TP38
TP39
TP39
TP41
TP41
TP42
TP42
TP43
TP43
MPIOA0
MPIOA1
MPIOA2
MPIOA3
MPIOA4
MPIOA5
MPIOA6
MPIOA7
MPIOA8
MPIOA9
MPIOA10
MPIOA11
MPIOA12
MPIOA13
MPIOA14
MPIOA15
MPIOA16
MPIOA17
MPIOA18
MPIOA19
FPGA_IO85
FPGA_IO84
FPGA_IO83
FPGA_IO82
FPGA_IO81
FPGA_IO80
FPGA_IO79
FPGA_IO78
FPGA_IO77
FPGA_IO76
FPGA_IO75
FPGA_IO74
FPGA_IO73
FPGA_IO72
RESET_SOFT_FPGA
VCCIO3
4
R241
R241
332R
332R
D20
D20
GREEN
GREEN
FPGA LED
MPIOB24
TP44
TP44
MPIOB24
TP48
TP48
FPGA_IO86
FPGA_IO87
FPGA_IO88
FPGA_IO89
FPGA_IO90
FPGA_IO91
FPGA_IO92
MPIOB0
MPIOB18
MPIOB2
MPIOB4
MPIOB7
MPIOB8
MPIOB9
MPIOB10
MPIOB11
MPIOB12
MPIOB13
MPIOB14
MPIOB15
MPIOB16
MPIOB19
MPIOB20
MPIOB21
MPIOB22
MPIOB23
MPIOB3
FPGA_IO0
FPGA_IO1
FPGA_IO2
FPGA_IO3
FPGA_IO4
FPGA_IO5
FPGA_IO6
FPGA_IO7
FPGA_IO8
FPGA_IO9
FPGA_IO10
FPGA_IO11
FPGA_IO12
FPGA_IO13
FPGA_IO14
FPGA_IO15
FPGA IO Bank
W15
W16
W14
C22
E20
G20
K15
G17
H17
D22
K16
G18
E22
E19
H18
C21
G19
R15
Y20
V15
U15
U14
R14
V14
Y14
F19
F20
L15
L16
J16
J17
T15
T14
E6
D5
H7
C4
D3
E7
G8
D6
D8
E8
E9
G9
H9
F8
F7
F9
SPARES IO
U19D
U19D
EP2S15F484
EP2S15F484
U19B
U19B
IO_VREFB2N0_C22
IO_VREFB2N0_F19
IO_VREFB2N0_C20
IO_VREFB2N0_G20
IO_VREFB2N0_F20
IO_VREFB2N1_K15
IO_VREFB2N0_G17
IO_VREFB2N0_H17
IO_VREFB2N1_L15
IO_VREFB2N0_D22
IO_VREFB2N1_L16
IO_VREFB2N1_K16
IO_VREFB2N0_G18
IO_VREFB2N0_E22
IO_VREFB2N1_J16
IO_VREFB2N0_E19
IO_VREFB2N1_J17
IO_VREFB2N0_H18
IO_VREFB2N0_C21
IO_VREFB2N0_G19
EP2S15F484
EP2S15F484
IO_VREFB4N0_E6
IO_VREFB4N0_D5
IO_VREFB4N0_H7
IO_VREFB4N0_C4
IO_VREFB4N0_D3
IO_VREFB4N0_E7
IO_VREFB4N0_G8
IO_VREFB4N0_D6
IO_VREFB4N0_F8
IO_VREFB4N0_F7
IO_VREFB4N0_D8
IO_VREFB4N0_E8
IO_VREFB4N0_F9
IO_VREFB4N0_E9
IO_VREFB4N0_G9
IO_VREFB4N0_H9
IO_VREFB8N0_R15
IO_VREFB8N0_Y20
IO_VREFB8N0_T15
IO_VREFB8N0_V15
IO_VREFB8N0_U15
IO_VREFB8N0_W15
IO_VREFB8N0_W16
IO_VREFB8N0_U14
IO_VREFB8N0_R14
IO_VREFB8N0_V14
IO_VREFB8N0_T14
IO_VREFB8N0_Y14
IO_VREFB8N0_W14
EP2S15F484
EP2S15F484
U19H
U19H
MPIO BUS
3
IO_VREFB8N1_AA18
IO_VREFB8N1_AB18
IO_VREFB8N1_AB17
IO_VREFB8N1_AA17
IO_VREFB8N1_AA16
IO_VREFB8N1_AB16
IO_VREFB8N1_AB15
IO_VREFB8N1_AA15
IO_VREFB8N1_W13
IO_VREFB4N1_E10
IO_VREFB8N1_U13
IO_VREFB8N1_V13
IO_VREFB8N1_Y18
IO_VREFB8N1_Y17
IO_VREFB8N1_T13
IO_VREFB8N1_Y16
IO_VREFB8N1_Y15
IO_VREFB8N1_U12
IO_VREFB8N1_Y13
IO_VREFB4N1_B5
IO_VREFB4N1_A5
IO_VREFB4N1_C5
IO_VREFB4N1_C6
IO_VREFB4N1_B6
IO_VREFB4N1_A6
IO_VREFB4N1_B7
IO_VREFB4N1_A7
IO_VREFB4N1_C8
IO_VREFB4N1_C7
IO_VREFB4N1_B8
IO_VREFB4N1_A8
IO_VREFB2N0_D21
IO_VREFB2N0_H19
IO_VREFB2N0_H20
IO_VREFB2N1_G21
IO_VREFB2N1_G22
IO_VREFB2N1_H21
IO_VREFB2N1_H22
IO_VREFB2N1_K18
IO_VREFB2N0_E21
IO_VREFB2N1_K19
IO_VREFB2N1_K17
IO_VREFB2N1_K21
IO_VREFB2N0_F21
IO_VREFB2N1_K22
IO_VREFB2N0_F22
IO_VREFB2N1_K20
IO_VREFB2N1_J19
IO_VREFB2N1_J18
IO_VREFB2N1_J20
IO_VREFB2N1_J21
BANK4
BANK4
BANK8
BANK8
BANK2
BANK2
B5
A5
C5
C6
B6
A6
E10
B7
A7
C8
C7
B8
A8
U13
V13
Y18
AA18
Y17
AB18
AB17
AA17
T13
Y16
AA16
AB16
Y15
AB15
AA15
W13
U12
Y13
D21
K18
H19
J19
E21
H20
J18
K19
J20
K17
K21
G21
F21
G22
K22
F22
H21
K20
H22
J21
FPGA_IO27
FPGA_IO26
FPGA_IO25
FPGA_IO24
FPGA_IO23
FPGA_IO22
FPGA_IO21
FPGA_IO20
FPGA_IO19
FPGA_IO18
FPGA_IO17
FPGA_IO16
FPGA_IO95
FPGA_IO94
FPGA_IO93
MPIOB25
MPIOB26
MPIOB27
MPIOB28
MPIOB29
MPIOB30
MPIOB31
MPIOB32
MPIOB33
MPIOB34
MPIOB35
MPIOB36
MPIOB37
MPIOB38
MPIOB39
MPIOB40
MPIOB41
MPIOB42
MPIOB43
MPIOB44
TP45
TP45
TP46
TP46
TP47
TP47
Rév.
Rév.
Rév.
C02 21/05/08
C02 21/05/08
C02 21/05/08
Date
Date
Date
Auteur
Auteur
Auteur
OBO
OBO
OBO
FPGA_IO28
FPGA_IO29
FPGA_IO30
FPGA_IO31
FPGA_IO32
FPGA_IO33
FPGA_IO34
FPGA_IO35
FPGA_IO36
FPGA_IO37
FPGA_IO38
FPGA_IO39
FPGA_IO40
FPGA_IO41
FPGA_IO42
FPGA_IO43
FPGA_IO44
FPGA_IO45
FPGA_IO46
FPGA_IO47
MPIOB5
MPIOB6
Création
Création
Création
2, Chemin du Ruisseau BP 121
2, Chemin du Ruisseau BP 121
2, Chemin du Ruisseau BP 121
69136 Ecully
69136 Ecully
69136 Ecully
Tél : [phone]
Tél : [phone]
Tél : [phone]
Fax : [phone]
Fax : [phone]
Fax : [phone]
www.adeneo.adetelgroup.com
www.adeneo.adetelgroup.com
www.adeneo.adetelgroup.com
Historique / Background history
Historique / Background history
Historique / Background history
2
W4
W3
W2
W1
G2
G1
L7
K2
K1
K8
K7
K4
K3
K6
K5
H2
H1
H6
H5
Y2
Y1
V4
V3
R8
R7
V2
V1
U5
U4
T4
T3
T6
T5
U2
U1
J8
J3
J2
J6
J5
U19E
U19E
IO_VREFB5N1_J8
IO_VREFB5N0_L7
IO_VREFB5N0_K2
IO_VREFB5N0_K1
IO_VREFB5N0_K8
IO_VREFB5N0_K7
IO_VREFB5N0_K4
IO_VREFB5N0_K3
IO_VREFB5N0_K6
IO_VREFB5N0_K5
IO_VREFB5N0_J3
IO_VREFB5N0_J2
IO_VREFB5N0_J6
IO_VREFB5N0_J5
IO_VREFB5N0_H2
IO_VREFB5N0_H1
IO_VREFB5N0_H6
IO_VREFB5N0_H5
IO_VREFB5N0_G2
IO_VREFB5N0_G1
EP2S15F484
EP2S15F484
U19F
U19F
IO_VREFB6N0_W4
IO_VREFB6N0_W3
IO_VREFB6N0_Y2
IO_VREFB6N0_Y1
IO_VREFB6N0_V4
IO_VREFB6N0_V3
IO_VREFB6N0_W2
IO_VREFB6N0_W1
IO_VREFB6N0_R8
IO_VREFB6N0_R7
IO_VREFB6N0_V2
IO_VREFB6N0_V1
IO_VREFB6N0_U5
IO_VREFB6N0_U4
IO_VREFB6N0_T4
IO_VREFB6N0_T3
IO_VREFB6N0_T6
IO_VREFB6N0_T5
IO_VREFB6N0_U2
IO_VREFB6N0_U1
EP2S15F484
EP2S15F484
Format
Format
Format
A3
A3
A3
Projet / Project
Projet / Project
Projet / Project
Schéma électronique / Schematic
Schéma électronique / Schematic
Schéma électronique / Schematic
Date:
Date:
Date:
CAP9-STK
CAP9-STK
CAP9-STK
FPGA IO BANK
FPGA IO BANK
FPGA IO BANK
Dessinateur / Drawer
Dessinateur / Drawer
Dessinateur / Drawer
O. Boitet
O. Boitet
O. Boitet
Tuesday, May 20, 2008
Tuesday, May 20, 2008
Tuesday, May 20, 2008
IO_VREFB5N1_H4
IO_VREFB5N1_H3
IO_VREFB5N1_G4
IO_VREFB5N1_G3
IO_VREFB5N1_G6
IO_VREFB5N1_G5
IO_VREFB5N1_D2
IO_VREFB5N1_D1
IO_VREFB5N1_C2
IO_VREFB5N1_C1
IO_VREFB6N1_R6
IO_VREFB6N1_R5
IO_VREFB6N1_R4
IO_VREFB6N1_R3
IO_VREFB6N1_R2
IO_VREFB6N1_R1
IO_VREFB6N1_N8
IO_VREFB6N1_N7
IO_VREFB5N0_L8
IO_VREFB5N1_J7
IO_VREFB5N1_F2
IO_VREFB5N1_F1
IO_VREFB5N1_E2
IO_VREFB5N1_E1
IO_VREFB5N1_F5
IO_VREFB5N1_F4
IO_VREFB5N1_E4
IO_VREFB5N1_E3
IO_VREFB6N1_P8
IO_VREFB6N1_P7
IO_VREFB6N1_T2
IO_VREFB6N1_T1
IO_VREFB6N1_P6
IO_VREFB6N1_P5
IO_VREFB6N1_P3
IO_VREFB6N1_P2
BANK5
BANK5
BANK6
BANK6
L8
J7
H4
H3
G4
G3
F2
F1
G6
G5
E2
E1
F5
F4
D2
D1
E4
E3
C2
C1
R6
R5
R4
R3
P8
P7
T2
T1
P6
P5
R2
R1
N8
N7
P3
P2
MPIOB17
MPIOB1
FPGA_IO57
FPGA_IO56
FPGA_IO55
FPGA_IO54
FPGA_IO53
FPGA_IO52
FPGA_IO51
FPGA_IO50
FPGA_IO49
FPGA_IO48
Référence / Reference
Référence / Reference
Référence / Reference
ADEC101389001
ADEC101389001
ADEC101389001
1
Page
Page
Page
TP31
TP31
TP32
TP32
TP33
TP33
TP34
TP34
TP35
TP35
TP36
TP36
TP37
TP37
TP40
TP40
12
12
12
de / of
de / of
de / of
21
21
21
C02
C02
C02
Rév.
Rév.
Rév.
D
C
B
A