UPD78F0551MA-FAA-AX Renesas Electronics America, UPD78F0551MA-FAA-AX Datasheet - Page 104

• Manufacturer Part Number: UPD78F0551MA-FAA-AX
• Description: MCU 8BIT 16-SSOP
• Manufacturer: Renesas Electronics America
• Series: 78K0/Kx2-Lr

Specifications of UPD78F0551MA-FAA-AX

• Core Processor: 78K/0
• Core Size: 8-Bit
• Speed: 10MHz
• Connectivity: I²C, LIN, UART/USART
• Peripherals: LVD, POR, PWM, WDT
• Number Of I /o: 9
• Program Memory Size: 8KB (8K x 8)
• Program Memory Type: FLASH
• Ram Size: 512 x 8
• Voltage - Supply (vcc/vdd): 1.8 V ~ 5.5 V
• Data Converters: A/D 4x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: *
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Eeprom Size: -

<R>
FF00H
FF01H
FF02H
FF03H
FF04H
FF05H
FF06H
FF07H
FF08H
FF09H
FF0AH
FF0BH
FF0CH
FF0DH
FF0EH
FF0FH
FF10H
FF11H
FF12H
FF13H
FF14H
FF15H
FF16H to
FF19H
FF1AH
FF1BH
FF1CH to
FF1EH
FF1FH
FF20H
FF21H
FF22H
Address
78K0/Kx2-L
R01UH0028EJ0400 Rev.4.00
Sep 27, 2010
Notes 1.
Remark For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0,
AD ADCRL
CR
P0
P2
P3
P6
P7
RXB6
TXB6
P12
ADCRH
ADS
SIO11
TM00
CR000
CR010
CMP01
CMP11
TM51
PM0
PM2
Symbol
Note 2
2.
3.
−
−
−
−
−
−
and is defined as an sfr variable using the #pragma sfr directive in the CC78K0.
Table 3-8. Special Function Register List: 78K0/KA2-L (25-pin and 32-pin products) (1/5)
25-pin products only
32-pin products only
This bit is incorporated only in products with operational amplifier.
PM27
P27
P37
Note 2
Note 2
7
0
−
−
−
0
−
−
−
−
0
−
−
−
−
−
−
−
−
−
−
−
−
−
0
0
0
1
<ADOAS>
PM26
P26
P36
Note 3
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
6
0
0
0
0
0
1
PM25
P125
P25
P35
5
0
−
−
−
0
0
−
0
−
−
−
0
−
−
−
−
−
−
−
−
−
−
−
−
1
−
PM24
P24
P34
4
0
−
−
−
0
0
−
0
−
−
0
−
0
−
−
−
−
−
−
−
−
−
−
−
−
1
−
Bit No.
<ADS3>
PM23
P23
P33
Note 3
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
3
0
0
0
0
0
1
<ADS2> <ADS1> <ADS0>
PM02
PM22
P122
P02
P22
P32
P72
Note 2
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
2
0
0
PM01
PM21
P121
P21
P01
Note 2
P31
P61
P71
Note 2
Note 2
1
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
PM00
PM20
P00
Note 1
P20
P60
P70
Note 1
Note 2
0
−
0
−
−
−
−
−
−
0
−
−
−
−
−
−
−
−
−
−
−
−
−
−
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
−
−
−
R
R
R
R
R
R
R
−
−
R
−
CHAPTER 3 CPU ARCHITECTURE
1
√
−
√
√
−
−
√
√
−
−
−
−
√
−
√
−
−
−
−
−
−
−
−
−
√
−
√
Simultaneously
Number of Bits
Manipulated
−
−
−
−
−
−
−
−
−
−
8
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
16
−
−
−
−
−
−
−
−
−
√
−
−
−
−
−
−
√
√
√
−
−
−
−
−
−
−
−
0000H
0000H
0000H
0000H
Reset
After
00H
00H
00H
00H
00H
00H
FFH
FFH
00H
00H
00H
00H
00H
00H
00H
FFH
FFH
−
−
−
−
−
−
167, 415,
167, 256
412, 439
172
172
172
172
172
411
410
452
453
172
411
566
243
244
244
338
338
317
440
−
−
−
−
−
−
90