P89LPC916FDH NXP Semiconductors, P89LPC916FDH Datasheet - Page 74

• Manufacturer Part Number: P89LPC916FDH
• Description: MCU 8BIT 80C51 2K FLASH, TSSOP16
• Manufacturer: NXP Semiconductors

Specifications of P89LPC916FDH

• Controller Family/series: (8051) 8052
• Core Size: 8bit
• No. Of I/o's: 14
• Program Memory Size: 2KB
• Ram Memory Size: 256Byte
• Cpu Speed: 18MHz
• Oscillator Type: Internal Only
• No. Of Timers: 4
• Digital Ic: RoHS Compliant

NXP Semiconductors
19. Contents
1
2
2.1
2.2
3
4
4.1
5
6
7
7.1
7.2
8
8.1
8.2
8.3
8.3.1
8.3.2
8.3.3
8.4
8.5
8.6
8.7
8.8
8.9
8.10
8.11
8.12
8.12.1
8.13
8.13.1
8.13.1.1
8.13.1.2
8.13.1.3
8.13.1.4
8.13.2
8.13.3
8.14
8.14.1
8.14.2
8.15
8.15.1
8.15.2
8.15.3
8.16
8.17
P89LPC915_916_917_5
Product data sheet
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Product comparison overview . . . . . . . . . . . . . 2
Ordering information . . . . . . . . . . . . . . . . . . . . . 3
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Functional diagram . . . . . . . . . . . . . . . . . . . . . . 7
Pinning information . . . . . . . . . . . . . . . . . . . . . . 9
Functional description . . . . . . . . . . . . . . . . . . 18
Principal features . . . . . . . . . . . . . . . . . . . . . . . 1
Additional features . . . . . . . . . . . . . . . . . . . . . . 1
Ordering options . . . . . . . . . . . . . . . . . . . . . . . . 3
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 11
Special function registers . . . . . . . . . . . . . . . . 18
Enhanced CPU . . . . . . . . . . . . . . . . . . . . . . . . 31
Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Clock definitions . . . . . . . . . . . . . . . . . . . . . . . 31
CPU clock (OSCCLK). . . . . . . . . . . . . . . . . . . 31
Clock output (P89LPC917) . . . . . . . . . . . . . . . 31
On-chip RC oscillator option . . . . . . . . . . . . . . 31
Watchdog oscillator option . . . . . . . . . . . . . . . 31
External clock input option . . . . . . . . . . . . . . . 32
CCLK wake-up delay . . . . . . . . . . . . . . . . . . . 32
CCLK modification: DIVM register . . . . . . . . . 32
Low power select . . . . . . . . . . . . . . . . . . . . . . 33
Memory organization . . . . . . . . . . . . . . . . . . . 33
Data RAM arrangement . . . . . . . . . . . . . . . . . 33
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
External interrupt inputs . . . . . . . . . . . . . . . . . 34
I/O ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Port configurations . . . . . . . . . . . . . . . . . . . . . 36
Quasi-bidirectional output configuration . . . . . 36
Open-drain output configuration . . . . . . . . . . . 37
Input-only configuration . . . . . . . . . . . . . . . . . 37
Push-pull output configuration . . . . . . . . . . . . 37
Port 0 analog functions . . . . . . . . . . . . . . . . . . 37
Additional port features. . . . . . . . . . . . . . . . . . 37
Power monitoring functions. . . . . . . . . . . . . . . 38
Brownout detection . . . . . . . . . . . . . . . . . . . . . 38
Power-on detection . . . . . . . . . . . . . . . . . . . . . 38
Power reduction modes . . . . . . . . . . . . . . . . . 38
Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Power-down mode . . . . . . . . . . . . . . . . . . . . . 38
Total Power-down mode . . . . . . . . . . . . . . . . . 39
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Timers/counters 0 and 1 . . . . . . . . . . . . . . . . . 39
Rev. 05 — 15 December 2009
8-bit microcontrollers with accelerated two-clock 80C51 core
8.17.1
8.17.2
8.17.3
8.17.4
8.17.5
8.17.6
8.18
8.19
8.19.1
8.19.2
8.19.3
8.19.4
8.19.5
8.19.6
8.19.7
8.19.8
8.19.9
8.19.10
8.20
8.21
8.21.1
8.22
8.22.1
8.22.2
8.22.3
8.23
8.24
8.25
8.25.1
8.25.2
8.26
8.26.1
8.26.2
8.26.3
8.26.4
8.26.5
8.26.6
8.26.7
8.26.8
8.26.9
8.27
8.28
9
9.1
9.2
9.3
A/D converter . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Mode 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Timer overflow toggle output . . . . . . . . . . . . . 40
RTC/system timer. . . . . . . . . . . . . . . . . . . . . . 40
UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Baud rate generator and selection . . . . . . . . . 42
Framing error . . . . . . . . . . . . . . . . . . . . . . . . . 42
Break detect . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Double buffering . . . . . . . . . . . . . . . . . . . . . . . 42
Transmit interrupts with double buffering
enabled (Modes 1, 2 and 3) . . . . . . . . . . . . . . 42
The 9
(Modes 1, 2 and 3) . . . . . . . . . . . . . . . . . . . . . 43
I
SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Typical SPI configurations . . . . . . . . . . . . . . . 46
Analog comparators . . . . . . . . . . . . . . . . . . . . 48
Internal reference voltage. . . . . . . . . . . . . . . . 48
Comparator interrupt . . . . . . . . . . . . . . . . . . . 48
Comparators and power reduction modes . . . 48
KBI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 50
Additional features . . . . . . . . . . . . . . . . . . . . . 50
Software reset . . . . . . . . . . . . . . . . . . . . . . . . 50
Dual data pointers . . . . . . . . . . . . . . . . . . . . . 50
Flash program memory . . . . . . . . . . . . . . . . . 51
General description . . . . . . . . . . . . . . . . . . . . 51
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Flash organization . . . . . . . . . . . . . . . . . . . . . 51
Using flash as data storage . . . . . . . . . . . . . . 51
Flash programming and erasing. . . . . . . . . . . 51
ICP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
IAP-Lite . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Power-on reset code execution . . . . . . . . . . . 52
Hardware activation of the alternate code . . . 52
User configuration bytes. . . . . . . . . . . . . . . . . 52
User sector security bytes . . . . . . . . . . . . . . . 53
General description . . . . . . . . . . . . . . . . . . . . 53
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Block diagram. . . . . . . . . . . . . . . . . . . . . . . . . 54
2
C-bus serial interface. . . . . . . . . . . . . . . . . . 43
P89LPC915/916/917
th
bit (bit 8) in double buffering
© NXP B.V. 2009. All rights reserved.
continued >>
74 of 75