LP2996LQ National Semiconductor, LP2996LQ Datasheet
LP2996LQ
Available stocks
Related parts for LP2996LQ
LP2996LQ Summary of contents
Page 1
... National Semiconductor Corporation DS200575-04-JP 特 ...
Page 2
... Order Number Package Type LP2996M LP2996MX LP2996MR LP2996MRX LP2996LQ LP2996LQX www.national.com/jpn/ Top View LLP-16 Layout PSOP-8 Layout SO-8 Layout 端子名 GND グラ ウ ン ド SD シ ャ ッ ト ダウ ン ...
Page 3
GND 基準の PV 、AV 、V 各電圧 DDQ 保存温度範囲 接合部温度 SO-8 熱抵抗 ( θ PSOP-8 熱抵抗 ( θ LLP-16 熱抵抗 ( θ 電気的特性 標準字体で記載された仕様は T ＝ ...
Page 4
T ＝ 25 ℃の場合であ り 、太字で記載されたリ ミ ッ ト値は「動作温度範囲」 用されます (Note 4)。 特記のない限り 、AV Note 1: 「絶対最大定格」と は、デバイ スが破壊する可能性のある リ ミ ッ ト値をいいます。 「動作定格」と はデバイ スが正し く機能する条件を示しますが、特定の 性能限界を保証する ものであ り ません。 保証された仕様、お よ びそのテス ...
Page 5
and REF DDQ REF OUT 5 IN REF www.national.com/jpn/ ...
Page 6
DDQ Temperature IN Maximum Sourcing Current ＝ 2.5V, PV DDQ IN www.national.com/jpn/ IN ＝ 2.5V Temperature IN Maximum Sourcing Current ...
Page 7
Maximum Sinking Current vs AV ＝ 2.5V) (V DDQ Maximum Sinking Current ＝ 1.8V) DDQ Maximum Sourcing Current DDQ Maximum Sourcing Current DDQ 7 IN ＝ ...
Page 8
LP2996 は、JEDEC 標準の SSTL-2 仕様に適合する DDR- SDRAM バス・ タ ー ミ ネーシ ョ ンのリ ニア・ レギュ レー タです。 V 出力には に等しいレギュ レー ト電圧が得られ、電流はシ DDQ ンク と ソースの両方に対応しています。 出力段は優れた負荷レ ギュ レーシ ョ ン を維持する よ ...
Page 9
AV および お よ び PV は LP2996 の電源端子です。 部回路の電源と して用いられます。PV 段専用電源です。アプリ ケーシ ョ ンによ っては両電源端子に異な る電源を与えて動作させるのも可能です。 V 合 RSDON によ っ て出力が制限されますが、PV えれば最大連続出力電流を増加させる こ とができ ます。ただ し、 PV に高電圧を与える と内部電力損失が増え、設計が熱的な IN ...
Page 10
LP2996 は、出力コ ンデンサの容量お よ び ESR ( 等価直列抵抗 ) に依存しないよ う設計されています。そのため柔軟にコ ンデンサを 選択で き ます。出力コ ンデンサは、アプリ ケーシ ョ ン と負荷変動に の応答要求に基づいて決めて く ださい。 DDR-SDRAM 対するV TT を用いた SSTL アプリ ケーシ ョ ンでは、 100μ F 以上の低 ESR ...
Page 11
FIGURE 4. θ vs Airflow Speed (JEDEC Board with 4 JA Vias) θ の最適化を行い、あわせて周囲温度が低い基板領域に JA LP2996 を配置すれば、デバイ ス を よ り大き な消費電力で使用可 能にな り ます。 内部消費電力は主に、シンクかソースに依らない V の出力電流、 AV の待機時消費電流、 費電流といった 3 種類の損失の合計と して求められます。シ ...
Page 12
LP2996 が構成上と り得る オプシ ョ ン を示すために、 さ ま ざま なアプ リ ケーシ ョ ン回路を Figure 5 ∼ 14 に示します。 個々の回路の性 能は、このデータ シー トの前半にある「代表的な性能特性」の と PV グラ フに、AV の電圧によ っ て最大出力電流がどのよ う に影響を受けるかが示されています。 消費電力または効率が設計上の大き ...
Page 13
FIGURE 7. SSTL-2 Implementation with higher voltage rails DDR-II アプリケーシ ョ ン V 端子と内部抵抗分圧回路は他の回路と切り 離されています DDQ ので、LP2996 を DDR-II メ モリ ・アプリ ケーシ ョ ンに適用する こ と も可能です。 Figure 8、9 は推奨回路の実装例です。 出力特性 1.8V レールを出力段に使用で き ない場合は、3.3V レールを接続 ...
Page 14
FIGURE 9. DDR-II Termination with higher voltage rails レベル・シフ ト SSTL-3 など、SSTL-2 以外のスタ ンダー ドに適用するために、 V に対して 0.5 倍以外の係数で出力電圧のレギュ レーシ ョ ン DDQ を行いたい場合があ り ます。 係数を変えて任意の電圧を得る には い く つかの方法があ り ます。その 1 つは、 V に帰還抵抗を追加して、出力のレベル・シフ ...
Page 15
HSTL アプリ ケー シ ョ ン LP2996 は、V に 1.5V レールを接続するだけで、簡単に DDQ HSTL アプリ ケーシ ョ ンに適用で き ます。ター ミ ネーシ ョ ン抵抗に与 え られる V と V 電圧はおよ そ 0.75V にな り ます。 最適な性 TT REF ...
Page 16
FIGURE 14. Typical SSTL-2 Application Circuit for Motherboards 一般の PC アプリ ケーシ ョ ンでは、モジュールに実装された DDR- SDRAM DIMM によ って長いイ ン タ ーコネ ク ト が生じるため、多数 のデカ ッ プリ ン グが必要です。そのため、 通常 1000μ F の容量範 囲のアル ミ 電解コ ...
Page 17
Small Outline Package (M8) NS Package Number M08A 16-Lead LLP Package (LD) NS Package Number LQA16A 単位は millimeters 17 www.national.com/jpn/ ...
Page 18
PSOP Package (PSOP-8) NS Package Number MRA08A ...