LP2996LQ National Semiconductor, LP2996LQ Datasheet - Page 8

• Manufacturer Part Number: LP2996LQ
• Description: DDR Termination Regulator
• Manufacturer: National Semiconductor

www.national.com/jpn/
ミ ネーシ ョ ン抵抗 R
ブロ ッ ク図
タ転送を行う際に、 信号反射によ るデー タ ・エラーを防ぐためには
タ ー ミ ネーシ ョ ンです。 回路の例を Figure 1 に示します。
ンク と ソースの両方に対応しています。 出力段は優れた負荷レ
ル ( 電圧 ) での動作に対応してお り 、パワー出力段と アナロ グ回
シ ョ ン電圧も生成で き ます。
シ リ ーズ・ス タ ブ・タ ー ミ ネーテ ッ ド・ロジ ッ ク (SSTL) は、メモリバ
このタ ー ミ ネーシ ョ ン方式は、 高い周波数で DDR-SDRAM のデー
出力には V
ギュ レーシ ョ ン を維持する よ う に設計されてお り 、貫通電流の発生
が防止されています。また、LP2996 は 2 種類の異なる電源レー
た、SSTL-3 や HSTL と いった、 異なる ロジ ッ ク I/F 用のター ミ ネー
スのデータ転送時の信号品質を改善するために開発されま した。
チ ッ プセ ッ ト と メ モリの間に 1 つの直列抵抗 R
説明
LP2996 は、JEDEC 標準の SSTL-2 仕様に適合する DDR-
SDRAM バス・ タ ー ミ ネーシ ョ ンのリ ニア・ レギュ レー タです。 V
路を分離で き ます。 電源を分割する と、内部消費電力の低減を
図れます。 また LP2996 は、 次世代の DDR-SDRAM メモリ(DDR
II) に対応したタ ー ミ ネーシ ョ ン ・ ソ リ ューシ ョ ン を構成可能です。 ま
不可欠と言えます。 最も一般的なター ミ ネーシ ョ ン回路形式は、
DDQ
/2 に等しいレギュ レー ト電圧が得られ、電流はシ
T
を 1 つ用いる、Class II シグナル・パラ レル・
S
を設け、 さ らにター
TT
8
FIGURE 1. SSTL-Termination Scheme