LP2996LQ National Semiconductor, LP2996LQ Datasheet - Page 12

• Manufacturer Part Number: LP2996LQ
• Description: DDR Termination Regulator
• Manufacturer: National Semiconductor

www.national.com/jpn/
リ ケーシ ョ ン回路を Figure 5 ∼ 14 に示します。 個々の回路の性
または 5V といった高電圧を与え ます。このよ う にする と、V
ら電流が供給されたと きで も内部消費電力を小さ く で き ます。 この
グラ フに、AV
に影響を受けるかが示されています。
に限られます。 この構成では放熱が大き く なる反面、 最大連続出
がな く 、かつ 2.5V を使用するのが望ま し く ない状態で、LP2996
の PV
代表的なアプリ ケーシ ョ ン回路
LP2996 が構成上と り得る オプシ ョ ン を示すために、 さ ま ざま なアプ
能は、このデータ シー トの前半にある「代表的な性能特性」の
消費電力または効率が設計上の大き な課題と なっている場合は、
LP2996 を分割電源で動作させます。出力段 (PV
度の低電圧で動作させ、 アナロ グ回路 (AV
SSTL-2 アプリ ケーシ ョ ンの第 3 のオプシ ョ ンは、1.8V 電源レール
低く はで き ないため、この場合 AV
IN
を 3.3V レールに接続した場合です。 AV
IN
と PV
IN
の電圧によ っ て最大出力電流がどのよ う
FIGURE 6. Lower Power Dissipation SSTL-2 Implementation
IN
は、3.3V ま たは 5V レール
FIGURE 5. Recommended SSTL-2 Implementation
IN
) には 2.5V、3.3V、
IN
IN
) は 1.8V 程
は PV
IN
TT
よ り
か
12
とですが、 SSTL-2 アプリ ケーシ ョ ンのあ らゆるマザーボー ドでは充
このよ う な リ ス クがあるため、 出力段に公称 3.3V よ り も高い電圧を
てしま う大電流レベルの状況にな らないよ う に注意が必要です。
SSTL-2 アプリケーシ ョ ン
SSTL-2 ター ミ ネーシ ョ ン方式の実装をする アプリ ケーシ ョ ンでは、
すべての入力レールを 2.5V レールに接続する こ と を推奨します。
消費電力、部品点数、部品選択の ト レー ドオ フで最適と なるから
です。 回路例を Figure 5 に示します。
回路の問題点は低電圧動作によ り最大連続電流が小さ く なる こ
分です。 出力コ ンデンサを大き く する と、大き な負荷電流遷移に
対応で き る時間を長く で き ます。
力電流が得られます。 LP2996 が接合部温度を最大定格を超え
与える こ とは推奨されません。