LC5512MV-75F256C LATTICE SEMICONDUCTOR, LC5512MV-75F256C Datasheet - Page 59

• Manufacturer Part Number: LC5512MV-75F256C
• Description: CPLD ispXPLD™ 5000MV Family 150K Gates 512 Macro Cells 150MHz EECMOS Technology 3.3V 256-Pin FBGA
• Manufacturer: LATTICE SEMICONDUCTOR

Specifications of LC5512MV-75F256C

• Package: 256FBGA
• Family Name: ispXPLD™ 5000MV
• Device System Gates: 150000
• Number Of Macro Cells: 512
• Maximum Propagation Delay Time: 7.5 ns
• Number Of User I/os: 193
• Typical Operating Supply Voltage: 3.3 V
• Maximum Operating Frequency: 150 MHz
• Number Of Product Terms Per Macro: 160
• Ram Bits: 262144
• Memory Type: EEPROM/SRAM
• Operating Temperature: 0 to 90 °C

Lattice Semiconductor
ispXPLD 5256MX Logic Signal Connections (Continued)
sysIO Bank LVDS Pair
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
-
-
-
-
-
-
-
-
-
34N
34P
35N
35P
36N
36P
37N
37P
38N
38P
39N
39P
40N
40P
41N
41P
42N
42P
43N
43P
44N
44P
45N
45P
46N
46P
47N
47P
48N
48P
49N
49P
50N
50P
-
-
-
-
-
-
-
-
-
Primary Macrocell/
E10/CLK_OUT1
E22/PLL_RST1
E24/PLL_FBK1
GND (Bank 3)
GND (Bank 3)
GND (Bank 3)
F16/VREF3
Function
VCCO3
VCCO3
VCCO3
GND
VCC
VCC
E30
E28
E26
E21
E20
E18
E16
E14
E12
F30
F28
F26
F24
F22
F21
F20
F18
F14
F12
F10
E8
E6
E5
E4
E2
E0
F8
F6
F5
F4
Macrocell 1
E27
E26
E25
E24
E23
E22
E21
E20
E19
E18
E17
E16
E31
E30
E15
E14
E13
E12
E11
E10
E29
E28
E9
E8
E7
E6
E5
E4
E3
E2
55
Alternate Outputs
-
-
-
-
-
-
-
-
-
-
-
-
-
Macrocell 2
ispXPLD 5000MX Family Data Sheet
F27
F26
F25
F24
F23
F22
F21
F20
F19
F18
F17
F16
F31
F30
F15
F14
F13
F12
F11
F10
F29
F28
F9
F8
F7
F6
F5
F4
F3
F2
-
-
-
-
-
-
-
-
-
-
-
-
-
Alternate Input
E31
E29
E27
E25
E23
E19
E17
E15
E13
E11
F31
F29
F27
F25
F23
F19
F17
F15
F13
F11
E9
E7
E3
E1
F7
F9
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
GND (Bank 3)
GND (Bank 3)
GND (Bank 3)
Ball Number
256 fpBGA
VCCO3
VCCO3
VCCO3
GND
VCC
VCC
G16
G15
H12
G14
G13
G12
D12
C13
C11
H14
F15
F16
E16
F14
E15
B14
A14
A13
B13
B11
B10
A10
C10
D10
C9
E9
D9
A9
E8
A8
B9
D8
F9
F8