AK5701VN AKM [Asahi Kasei Microsystems], AK5701VN Datasheet - Page 23

• Manufacturer Part Number: AK5701VN
• Description: PLL & MIC-AMP 16-Bit Stereo ADC
• Manufacturer: AKM [Asahi Kasei Microsystems]

ASAHI KASEI
EXLRCK or EXBCLKより入力の場合は、FS3, FS2 bitでサンプリング周波数の設定を行って下さい(Table 6)。
1) PLL Master Mode (PMPLL bit = “1”, M/S bit = “1”)
このモードで PMPLL bit = “0”
bit = “1”のときMCKO pinからは正常でない周波数のクロックが出力されます。MCKO bit = “0”の場合は、
MCKO pinは “L”を出力します。(See Table 7)
DSP Mode 0, 1において、PMPLL bit = “0”
タに対応して出力を開始します。DSP Mode 0, 1でMSBS bit = “0”, BCKP bit = “1”またはMSBS bit = “1”, BCKP
bit = “0”の場合、BCLK出力開始の1発目の “H”幅が2発目以降に比べて1/(256fs)だけ短くなります。
サンプリング周波数を変更する場合は一度PMPLL bit = “0”にすることでアンロック状態の不定なBCLK,
LRCKを出力させずに “L”を出力させることができます。
2) PLL Slave Mode (PMPLL bit = “1”, M/S bit = “0”)
このモードでは PMPLL bit = “0”
のクロックが出力されます。その後、PLLがロックするとMCKO pinからTable 9で選択されたクロックが出力
されます。但し、PLLがアンロックになった場合、ADCからは正常なデータが出力されません。
MS0404-J-00
PLL State
PMPLL bit “0”
PLL Unlock 時(上記以外)
PLL Lock 時
PLLのアンロックについて
Others
Mode
0
1
2
Table 6. Setting of Sampling Frequency at PMPLL bit = “1” and Reference=EXLRCK/EXBCLK
Table 7. Clock Operation at PLL Master Mode (PMPLL bit = “1”, M/S bit = “1”)
FS3 bit
Table 8. Clock Operation at PLL Slave Mode (PMPLL bit = “1”, M/S bit = “0”)
“1”直後
PLL State
PMPLL bit “0”
PLL Unlock 時(上記以外)
PLL Lock 時
0
0
1
Don’t care
FS2 bit
MCKO bit = “0”
0
1
“1”にした後PLLがロックするまでの間、 BCLKとLRCKは “L”を出力、 MCKO
“L” Output
“L” Output
“L” Output
* DSP Mode 1のとき、LRCKは2fsです。
“1”にした後PLLがロックするまでの間、MCKOからは正常でない周波数
“1”直後
Others
Don’t care
Don’t care
Don’t care
FS1 bit
MCKO pin
“1”設定によりPLLがロックした後、BCLKとLRCKはLchのデー
MCKO bit = “1”
- 23 -
See Table 9
MCKO bit = “0”
Don’t care
Don’t care
Don’t care
不定
不定
“L” Output
“L” Output
“L” Output
FS0 bit
MCKO pin
Sampling Frequency
12kHz < fs ≤ 24kHz
24kHz < fs ≤ 48kHz
See Table 10
7.35kHz ≤ fs ≤ 12kHz
MCKO bit = “1”
“L” Output
BCLK pin
See Table 9
不定
不定
不定
Range
N/A
1fs Output (*)
“L” Output
LRCK pin
不定
Default
[AK5701]
2005/08