HYS64D16301EU-5-C Infineon Technologies, HYS64D16301EU-5-C Datasheet - Page 22

• Manufacturer Part Number: HYS64D16301EU-5-C
• Manufacturer: Infineon Technologies

Specifications of HYS64D16301EU-5-C

• Lead Free Status / RoHS Status: Supplier Unconfirmed

3.3
Table 18
Parameter
DQ output access time from
CK/CK
CK high-level width
Clock cycle time
CK low-level width
Auto precharge write recovery +
precharge time
DQ and DM input hold time
DQ and DM input pulse width
(each input)
DQS output access time from
CK/CK
DQS input low (high) pulse width
(write cycle)
DQS-DQ skew (DQS and
associated DQ signals)
Write command to 1
latching transition
DQ and DM input setup time
DQS falling edge hold time from
CK (write cycle)
DQS falling edge to CK setup
time (write cycle)
Clock Half Period
Data-out high-impedance time
from CK/CK
Address and control input hold
time
Control and Addr. input pulse
width (each input)
Data Sheet
AC Characteristic
AC Timing - Absolute Specifications for PC3200 and PC2700
st
DQS
Symbol –5
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
AC
CH
CK
CL
DAL
DH
DIPW
DQSCK
DQSL,H
DQSQ
DQSS
DS
DSH
DSS
HP
HZ
IH
IPW
DDR400B
Min.
–0.5
0.45
5
6
7.5
0.45
(t
0.4
1.75
–0.6
0.35
—
0.72
0.4
0.2
0.2
min. (
—
0.6
0.7
2.2
WR
HYS[64/72]D[16/32/64][300/301/320][G/H]U–[5/6]–C
/t
CK
t
CL
)+(t
,
t
CH
23
RP
) —
/t
Max.
CK
+0.5
0.55
8
12
12
0.55
—
—
+0.6
—
+0.40
1.25
—
—
—
+0.7
—
—
—
)
–6
Min.
DDR333
–0.7
0.45
6
6
7.5
0.45
0.45
1.75
–0.6
0.35
—
0.75
0.45
0.2
0.2
min. (
–0.7
0.75
0.8
2.2
Unbuffered DDR SDRAM Modules
t
CL
,
t
CH
) —
Max.
+0.7
0.55
12
12
12
0.55
—
—
+0.6
—
+0.45
1.25
—
—
—
+0.7
—
—
—
Electrical Characteristics
Unit Note/ Test
ns
t
ns
ns
ns
t
t
ns
ns
ns
t
ns
t
ns
t
t
ns
ns
ns
ns
ns
Rev. 1.01, 2004-07
CK
CK
CK
CK
CK
CK
CK
Condition
2)3)4)5)
2)3)4)5)
CL = 3.0
2)3)4)5)
CL = 2.5
2)3)4)5)
CL = 2.0
2)3)4)5)
2)3)4)5)
2)3)4)5)6)
2)3)4)5)
2)3)4)5)7)
2)3)4)5)
2)3)4)5)
TSOPII
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)8)
fast slew rate
3)4)5)6)9)
slow slew
rate
3)4)5)6)9)
2)3)4)5)7)
1)