spear-09-h022 STMicroelectronics, spear-09-h022 Datasheet - Page 3

• Manufacturer Part Number: spear-09-h022
• Description: Spear Head Arm 926, 200k Customizable Easic Gates, Large Ip Portfolio Soc
• Manufacturer: STMicroelectronics

SPEAR-09-H022
6
7
8
9
10
11
12
13
Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Power on sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
7.1
ARM926EJ-S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Clock and reset system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
9.1
9.2
9.3
Vectored interrupt controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
10.1
10.2
10.3
10.4
DMA controller block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
11.1
11.2
Multi-Port Memory Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
12.1
12.2
12.3
SPI memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
13.1
13.2
5.2.2
SPEAr Head200 software architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
7.1.1
7.1.2
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Reset and PLL change parameters sequence . . . . . . . . . . . . . . . . . . . . . 35
Crystal connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Vector interrupt controller flow sequence . . . . . . . . . . . . . . . . . . . . . . . . . 38
Simple interrupt flow sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Interrupt sources in SPEAr Head200 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
DMA control state machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
MPMC DELAY LINES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
SSTLL PAD CONFIGURATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
SMI description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
DRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Boot process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
Serial Flash at 0x0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
DRAM at 0x0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
Booting sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Contents
3/71