M368L3223ETM-CC5 SAMSUNG [Samsung semiconductor], M368L3223ETM-CC5 Datasheet - Page 7

• Manufacturer Part Number: M368L3223ETM-CC5
• Description: 184pin Unbuffered Module based on 256Mb E-die 64/72-bit ECC/Non ECC
• Manufacturer: SAMSUNG [Samsung semiconductor]

256MB, 512MB DDR466 Unbuffered DIMM
512MB, 64M x 64 Non ECC Module (M368L6423ETM)
Functional Block Diagram
BA0 - BA1
A0 - A12
CKE1
CKE0
RAS
CAS
V
WE
DD
V
VREF
V
DDSPD
/V
DM1
SS
DQS1
DM3
DQS0
DM0
DQS2
DM2
DQS3
DDQ
DQ0
DQ1
DQ2
DQ3
DQ8
DQ9
DQ10
DQ11
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ4
DQ5
DQ6
DQ7
DQ12
DQ13
DQ14
DQ15
BA0-BA1 : DDR SDRAMs D0 - D15
A0-A12 : DDR SDRAMs D0 - D15
RAS : DDR SDRAMs D0 - D15
CAS : DDR SDRAMs D0 - D15
CKE : DDR SDRAMs D8 - D15
CKE : DDR SDRAMs D0 - D7
WE : DDR SDRAMs D0 - D15
CS0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
DM
DM
DM
DM
D0 - D15
D0 - D15
D0 - D15
D0 - D15
SPD
D2
D3
CS
D0
D1
CS
CS
CS
DQS
DQS
DQS
DQS
CS1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
DM
DM
DM
*If four DRAMs are loaded,
DM
Cap will replace DRAM
CK0/1/2
D11
D8
D9
CS
D10
CS
CS
CS
SCL
Card
Edge
WP
DQS
DQS
DQS
DQS
R=120
DQS4
DM4
DQS5
DM5
DQS6
DM6
SA0
DM7
Ω
A0
DQS7
Serial PD
*Clock Net Wiring
SA1
A1
(Populated as 2 bank of x8 DDR SDRAM Module)
SA2
A2
DQ40
DQ41
DQ42
DQ43
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ44
DQ45
DQ46
DQ47
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
*
*
D3/D0/D5
Cap/D2/D7
Cap/D8/D13
D11/D9/D14
D12/D10/D15
D4/D1/D6
SDA
Revision 1.0 December, 2003
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
DM
DM
DM
DM
Notes :
1. DQ-to-I/O wiring is shown as recommended
2. DQ/DQS/DM/CKE/CS relationships must be
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 3.0 Ohms +
D6
CS
D4
CS
D5
D7
CS
CS
but may be changed.
maintained as shown.
5%
DQS
DQS
DQS
DQS
CK0/CK0
CK1/CK1
CK2/CK2
Clock
Input
Clock Wiring
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
DM
DM
DM
DM
DDR SDRAM
SDRAMs
4 SDRAMs
6 SDRAMs
6 SDRAMs
D12
D13
D14
D15
CS
CS
CS
CS
DQS
DQS
DQS
DQS