M368L3223ETM-CC5 SAMSUNG [Samsung semiconductor], M368L3223ETM-CC5 Datasheet - Page 8

• Manufacturer Part Number: M368L3223ETM-CC5
• Description: 184pin Unbuffered Module based on 256Mb E-die 64/72-bit ECC/Non ECC
• Manufacturer: SAMSUNG [Samsung semiconductor]

256MB, 512MB DDR466 Unbuffered DIMM
512MB, 64M x 72 ECC Module (M381L6423ETM)
Functional Block Diagram
BA0 - BA1
A0 - A12
CKE1
CKE0
RAS
CAS
WE
DQS8
DM8
DM1
DQS1
DM3
DQS0
DM0
DQS2
DM2
DQS3
V
DD
V
VREF
V
DDSPD
/V
SS
DDQ
DQ24
DQ25
DQ26
DQ27
DQ0
DQ1
DQ2
DQ3
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ28
DQ29
DQ30
DQ31
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
DQ4
DQ5
DQ6
DQ7
BA0-BA1 : DDR SDRAMs D0 - D17
A0-A12 : DDR SDRAMs D0 - D17
RAS : DDR SDRAMs D0 - D17
CAS : DDR SDRAMs D0 - D17
CKE : DDR SDRAMs D9 - D17
CKE : DDR SDRAMs D0 - D8
WE : DDR SDRAMs D0 - D17
CS0
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
DM
DM
DM
DM
DM
D2
D3
CS
D8
CS
D0
D1
CS
CS
CS
D0 - D17
D0 - D17
D0 - D17
D0 - D17
DQS
DQS
DQS
DQS
DQS
SPD
CS1
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
DM
DM
DM
DM
DM
D12
D17
D9
D10
CS
D11
CS
CS
CS
CS
Notes :
1. DQ-to-I/O wiring is shown as recommended
2. DQ/DQS/DM/CKE/CS relationships must be
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 3.0 Ohms +
but may be changed.
maintained as shown.
5%
DQS
DQS
DQS
DQS
DQS
CK0/CK0
CK1/CK1
Clock
CK2/CK2
Input
DQS4
DM4
DQS5
DM5
DQS6
DM6
DM7
DQS7
* Clock Wiring
(Populated as 2 bank of x8 DDR SDRAM Module)
SDRAMs
6 SDRAMs
6 SDRAMs
6 SDRAMs
DQ32
DQ33
DQ34
DQ35
DQ40
DQ41
DQ42
DQ43
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ36
DQ37
DQ38
DQ39
DQ44
DQ45
DQ46
DQ47
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
Revision 1.0 December, 2003
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
DM
DM
DM
DM
CK0/1/2
*D8, D17 is assigned for ECC Comp.
D6
CS
D4
CS
D5
D7
CS
CS
SCL
WP
DQS
DQS
DQS
DQS
Card
Edge
R=120
SA0
A0
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 7
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
Serial PD
DM
DM
DM
DM
Ω
DDR SDRAM
SA1
A1
D13
D14
D15
D16
CS
CS
CS
CS
SA2
A2
DQS
DQS
DQS
DQS
D3/D0/D5
D4/D1/D6
D12/D10/D15
D13/D11/D16
D8/D2/D7
D17/D9/D14
SDA