PEB 20954 HT V1.1 Infineon Technologies, PEB 20954 HT V1.1 Datasheet - Page 4

• Manufacturer Part Number: PEB 20954 HT V1.1
• Description: IC SIDEC T/E 32CHAN TQFP-144-8
• Manufacturer: Infineon Technologies

Specifications of PEB 20954 HT V1.1

• Function: Smart Integrated Digital Echo Canceller (SIDEC)
• Interface: PCM, Serial, UCC
• Number Of Circuits: 4
• Voltage - Supply: 3 V ~ 3.6 V
• Current - Supply: 350mA
• Power (watts): 900mW
• Operating Temperature: 0°C ~ 70°C
• Mounting Type: Surface Mount
• Package / Case: 144-LFQFP
• Includes: Double Talk Detection, Maskable Disabling, Voiceband Echo Cancelling
• Lead Free Status / RoHS Status: Contains lead / RoHS non-compliant
• Other names: PEB20954HTV1.1T; PEB20954HTV11XP; SP000007504; SP000007506

Table of Contents
1
1.1
1.2
1.3
2
2.1
2.2
2.3
3
3.1
3.1.1
3.1.2
3.1.3
3.1.4
3.1.5
3.1.6
3.1.7
3.1.8
3.1.9
3.1.10
3.1.11
3.1.12
3.2
3.2.1
3.2.2
3.2.3
4
4.1
4.2
4.2.1
4.2.2
4.2.3
4.2.4
4.2.5
4.2.6
4.2.7
4.3
4.3.1
4.3.2
4.3.3
4.3.4
Data Sheet
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Key Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Pin Definitions and Functions for the P-TQFP-144-8 package . . . . . . . . . 22
Pin Definitions and Functions for the P-LFBGA-160-2 Package . . . . . . . . 32
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Functional Block Diagram and Description . . . . . . . . . . . . . . . . . . . . . . . . 43
Description of Functional Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Operational Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Pin Connection Diagram for SIDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Synchronization and Clock Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Operational functions overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Speech Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Disabling Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Adaptive Echo Estimation Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
PCM Input/Output Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Subtractor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Non Linear Processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Universal Control and Communication Interface . . . . . . . . . . . . . . . . . . 45
Watchdog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
JTAG and RAM BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Channelwise and Global A- and m-Law Conversion . . . . . . . . . . . . . . . 47
Bypass and Disabling Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
UCC Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
PCM Signal Timing and Frame Alignment . . . . . . . . . . . . . . . . . . . . . . . 57
Timing of SYNCI and SYNCO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Clock Timing within External VCO Capture Range . . . . . . . . . . . . . . . . 61
Serial Interface (Controlling and Monitoring) Timing . . . . . . . . . . . . . . . 62
UCC Interface Signal Timing and Frame Alignment . . . . . . . . . . . . . . . 63
Speech Highway Control Signals for CAS in T1 Systems . . . . . . . . . . . 66
Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Adaptive filter function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Filter coefficient adaptation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Stability / divergence protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
4
Rev. 2, 2004-07-28
PEB 20954
PEF 20954
Page