PC2700 INFINEON [Infineon Technologies AG], PC2700 Datasheet - Page 15

• Manufacturer Part Number: PC2700
• Description: 184 - Pin Registered Double Data Rate SDRAM Modules
• Manufacturer: INFINEON [Infineon Technologies AG]

Figure 3
Data Sheet
BA0-BA1
CS0
CS1
A0-A12
RAS
CAS
CKE0
CKE1
WE
DQS8
DM8/DQS17
DM1/DQS10
DM0/DQS9
DQS1
DQS0
RS1
RS0
DM3/DQS12
DQS2
DM2/DQS11
DQS3
PCK
PCK
Block Diagram: Two Ranks 64M
HYS 72D64320GBR on Raw Card B
DQ16
DQ17
DQ18
DQ19
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ20
DQ21
DQ22
DQ23
R
E
G
I
S
T
E
R
RESET
RS0 -> CS : SDRAM D0-D8
RS1 -> CS : SDRAM D9-D17
RBA0-RBA1 -> BA0-BA1: SDRAMs D0-D17
RA0-RA12 -> A0-A12: SDRAMs D0 - D17
RRAS -> RAS : SDRAMs D0 - D17
RCAS -> CAS : SDRAMs D0 - D17
RCKE0 -> CKE: SDRAMs D0 - D8
RCKE1 -> CKE: SDRAMs D9 - D17
RWE -> WE : SDRAMs D0 - D17
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DM
DM
DM
DM
D1
D2
D3
CS
D8
CS
D0
CS
CS
CS
DQS
DQS
DQS
DQS
DQS
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DM
DM
DM
DM
D12
D17
D9
D10
CS
D11
CS
CS
CS
CS
DQS
DQS
DQS
DQS
DQS
72 DDR-I SDRAM DIMM Module (32M 8 components)
DQS4
DM4/DQS13
DQS5
DM5/DQS14
Registered Double Data Rate SDRAM Modules
DQS6
DM6/DQS15
DM7/DQS16
DQS7
SCL
15
* Wire per Clock Loading Table/Wiring Diagrams
Serial PD
SA0 SA1 SA2
A0
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
1. DQ-to-I/O wiring may be changed within a byte.
2. DQ/DQS/DM/CKE/S relationships must be
maintained as shown.
3. DQ, DQS, Adress and control resistors: 22 Ohms.
4. VDDID strap connections
STRAP OUT (OPEN): VDD = VDDQ
and front of the DIMM.
A1
5. SDRAM placement alternates between the back
Notes:
CK0, CK 0 --------- PLL*
A2
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
HYS72D[32/64/128]3[00/20]GBR
DM
DM
DM
DM
SDA
CS
D4
CS
D5
D6
D7
CS
CS
VREF
V DDSPD
V DD,
V SS
V DDID
DQS
DQS
DQS
DQS
V DDQ
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DM
DM
DM
10102003-01E2-HPA8
D13
D14
D15
D16
Pin Configuration
CS
CS
CS
CS
Rev. 1.1, 2004-04
DQS
DQS
DQS
DQS
Strap: see Note 4
D0 - D17
D0 - D17
EEPROM
D0 - D17