HYI39S128160FT-7 QIMONDA [Qimonda AG], HYI39S128160FT-7 Datasheet - Page 15

• Manufacturer Part Number: HYI39S128160FT-7
• Description: 128-MBit Synchronous DRAM
• Manufacturer: QIMONDA [Qimonda AG]

4.2
Rev. 1.32, 2007-10
10122006-I6LJ-WV3H
Parameter
Clock and Clock Enable
Clock Frequency
Access Time from Clock
Clock High Pulse Width
Clock Low Pulse Width
Transition Time of Clock (Rise and Fall)
Setup and Hold Times
Input Setup Time
Input Hold Time
CKE Setup Time
CKE Hold Time
Mode Register Set-up to Active delay
Power Down Mode Entry Time
Common Parameters
Row to Column Delay Time
Row Precharge Time
Row Active Time
Row Cycle Time
Row Cycle Time during Auto Refresh
Activate(a) to Activate(b) Command period
CAS(a) to CAS(b) Command period
Refresh Cycle
Refresh Period (4096 cycles)
Self Refresh Exit Time
Data Out Hold Time
Read Cycle
Data Out to Low Impedance Time
Data Out to High Impedance Time
DQM Data Out Disable Latency
AC Characteristics
15
Symbol
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
CK
AC
CH
CL
T
IS
IH
CKS
CKH
RSC
SB
RCD
RP
RAS
RC
RFC
RRD
CCD
REF
SREX
OH
LZ
HZ
DQZ
AC Timing - Absolute Specifications –7
Min.
7
7.5
—
—
2.5
2.5
0.3
1.5
0.8
1.5
0.8
2
0
15
15
37
60
63
14
1
–
1
3
0
3
—
HY[B/I]39S128[40/80/16][0/7]F[E/T](L)
PC133– 222
–7
Max.
—
—
5.4
5.4
—
—
1.2
—
—
—
—
—
7
—
—
100k
—
—
—
—
64
—
—
—
7
2
128-MBit Synchronous DRAM
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
ns
ns
ns
ns
ns
ns
ns
t
ms
t
ns
ns
ns
t
CK
CK
CK
CK
Unit
TABLE 13
Note
CL3
CL2
CL3
CL2
1)2)3)
1)2)3)
1)2)3)
1)2)3)6)
1)2)3)6)
1)2)3)6)
1)2)3)6)
1)2)3)
1)2)3)
1)2)3)7)
1)2)3)7)
1)2)3)7)
1)2)3)7)
1)2)3)
1)2)3)7)
1)2)3)
1)2)3)
1)2)3)
1)2)3)5)
1)2)3)
1)2)3)
1)2)3)
Data Sheet
1)2)3)
1)2)3)4)5)
1)2)3)
1)2)3)