S1D13743F00A200 Epson, S1D13743F00A200 Datasheet - Page 4

• Manufacturer Part Number: S1D13743F00A200
• Description: LCD Drivers LCD CNTRL w/Embedded 464KB SRAM
• Manufacturer: Epson

Specifications of S1D13743F00A200

• Maximum Clock Frequency: 33 MHz, 68.59 MHz
• Operating Supply Voltage: 1.5 V
• Maximum Operating Temperature: + 85 C
• Package / Case: QFP-20-144
• Attached Touch Screen: No
• Maximum Supply Current: 74 mA
• Minimum Operating Temperature: - 40 C
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

Page 4
S1D13743
X70A-A-001-02
8
9
10 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44
11 Frame Rate Calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .73
12 RGB Input Data Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74
13 Intel 80, 8-bit Interface Color Formats
14 Intel 80, 16-bit Interface Color Formats . . . . . . . . . . . . . . . . . . . . . . . . .78
Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38
Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40
7.4
9.1
9.2
9.3
9.4
10.1 Register Mapping
10.2 Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
10.3 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . .46
13.1 16 bpp Mode (R 5-bit, G 6-bit, B 5-bit), 65,536 colors . . . . . . . . . . . . . . .75
13.2 18 bpp (R 6-bit, G 6-bit, B 6-bit), 262,144 colors . . . . . . . . . . . . . . . . .76
13.3 24 bpp (R 8-bit, G 8-bit, B 8-bit), 16,777,216 colors . . . . . . . . . . . . . . . .77
14.1 16 bpp (R 5-bit, G 6-bit, B 5-bit), 65,536 colors . . . . . . . . . . . . . . . . . .78
14.2 18 bpp Mode 1 (R 6-bit, G 6-bit, B 6-bit), 262,144 colors . . . . . . . . . . . . . .79
14.3 18 bpp Mode 2 (R 6-bit, G 6-bit, B 6-bit), 262,144 colors . . . . . . . . . . . . . .80
14.4 24 bpp Mode 1 (R 8-bit, G 8-bit, B 8-bit), 16,777,216 colors
14.5 24 bpp Mode 2 (R 8-bit, G 8-bit, B 8-bit), 16,777,216 colors
7.3.2
7.3.3
7.4.1
7.4.2
7.4.3
10.3.1 Read-Only Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 46
10.3.2 Clock Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.3.3 Panel Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
10.3.4 Input Mode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
10.3.5 Display Mode Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
10.3.6 Window Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
10.3.7 Memory Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
10.3.8 Gamma Correction Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
10.3.9 Miscellaneous Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
10.3.10 General Purpose IO Pins Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Display Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33
Clock Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40
PLL Block Diagram
Clocks versus Functions . . . . . . . . . . . . . . . . . . . . . . . . . . .42
Setting SYSCLK and PCLK . . . . . . . . . . . . . . . . . . . . . . . . .43
Intel 80 Interface Timing - 3.3 Volt . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Definition of Transition Time to Hi-Z State . . . . . . . . . . . . . . . . . . . . . . 32
TFT Power-On Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
TFT Power-Off Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Generic 18/24-Bit TFT Panel Timing . . . . . . . . . . . . . . . . . . . . . . . . . 36
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .44
. . . . . . . . . . . . . . . . . . . . . . . . . . . .41
Revision 2.7
. . . . . . . . . . . . . . . . . . . . . . . . .75
. . . . . . . . . . . .81
. . . . . . . . . . . .82
Epson Research and Development
Hardware Functional Specification
Vancouver Design Center
Issue Date: 2010/05/18