UPD78F0552MA-FAA-AX Renesas Electronics America, UPD78F0552MA-FAA-AX Datasheet - Page 100

• Manufacturer Part Number: UPD78F0552MA-FAA-AX
• Description: MCU 8BIT 16-SSOP
• Manufacturer: Renesas Electronics America
• Series: 78K0/Kx2-Lr

Specifications of UPD78F0552MA-FAA-AX

• Core Processor: 78K/0
• Core Size: 8-Bit
• Speed: 10MHz
• Connectivity: I²C, LIN, UART/USART
• Peripherals: LVD, POR, PWM, WDT
• Number Of I /o: 9
• Program Memory Size: 16KB (16K x 8)
• Program Memory Type: FLASH
• Ram Size: 768 x 8
• Voltage - Supply (vcc/vdd): 1.8 V ~ 5.5 V
• Data Converters: A/D 4x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: *
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Eeprom Size: -

FF00H
FF01H
FF02H
FF03H
FF04H
FF05H
FF06H
FF07H
FF08H
FF09H
FF0AH
FF0BH
FF0CH
FF0DH
FF0EH
FF0FH
FF10H
FF11H
FF12H
FF13H
FF14H
FF15H
FF16H to
FF19H
FF1AH
FF1BH
FF1CH to
FF1EH
FF1FH
FF20H
FF21H
FF22H
FF23H
FF24H
FF25H
Address
78K0/Kx2-L
Note This bit is incorporated only in products with operational amplifier.
Remark For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0, and
R01UH0028EJ0400 Rev.4.00
Sep 27, 2010
AD ADCRL
CR
P0
P2
P3
P6
RXB6
TXB6
P12
ADCRH
ADS
TM00
CR000
CR010
CMP01
CMP11
TM51
PM0
PM2
PM3
Symbol
is defined as an sfr variable using the #pragma sfr directive in the CC78K0.
−
−
−
−
−
−
−
−
−
−
Table 3-7. Special Function Register List: 78K0/KA2-L (20-pin products) (1/4)
7
−
−
−
−
−
−
−
−
0
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
0
0
0
0
0
0
1
1
1
<ADOAS>
Note
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
6
0
0
0
0
0
0
1
1
1
PM25
P125
P25
5
0
−
0
−
−
0
−
−
0
−
−
−
0
−
−
−
−
−
−
−
−
−
−
−
−
1
−
1
−
−
PM24
P24
4
0
−
0
−
−
0
−
−
0
−
−
0
−
0
−
−
−
−
−
−
−
−
−
−
−
−
1
−
1
−
−
Bit No.
PM23
P23
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
3
0
0
0
0
0
0
1
1
<ADS2> <ADS1> <ADS0>
PM22
PM32
P122
P22
P32
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
2
0
0
0
1
PM01
PM21
PM31
P121
P01
P21
P31
P61
1
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
PM00
PM20
PM30
P00
P20
P30
P60
0
−
−
−
−
−
−
−
−
0
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
−
−
−
−
R
R
R
R
R
−
R
−
−
R
−
−
CHAPTER 3 CPU ARCHITECTURE
1
√
−
√
√
−
−
√
−
−
−
−
−
√
−
√
−
−
−
−
−
−
−
−
−
√
−
√
√
−
−
Simultaneously
Number of Bits
Manipulated
√
−
√
√
−
−
√
−
√
−
√
√
√
√
√
−
−
−
−
−
√
√
−
√
√
−
√
√
−
−
8
16
−
−
−
−
−
−
−
−
−
√
−
−
−
−
−
−
√
√
√
−
−
−
−
−
−
−
−
−
−
−
0000H
0000H
0000H
0000H
Reset
After
00H
00H
00H
00H
00H
FFH
FFH
00H
00H
00H
00H
00H
00H
FFH
FFH
FFH
−
−
−
−
−
−
−
−
−
−
167, 415,
167, 324,
412, 439
167, 256
172
172
172
172
411
410
452
453
172
411
243
244
244
338
338
317
440
345
−
−
−
−
−
−
−
−
−
−
86