M368L6423FTNCB3 Samsung Semiconductor, M368L6423FTNCB3 Datasheet - Page 9

• Manufacturer Part Number: M368L6423FTNCB3
• Manufacturer: Samsung Semiconductor

Specifications of M368L6423FTNCB3

• Main Category: DRAM Module
• Sub-category: DDR SDRAM
• Module Type: 184UDIMM
• Device Core Size: 64b
• Organization: 64Mx64
• Total Density: 512MByte
• Chip Density: 256Mb
• Access Time (max): 700ps
• Maximum Clock Rate: 333MHz
• Operating Supply Voltage (typ): 2.5V
• Operating Current: 1.72A
• Number Of Elements: 16
• Operating Supply Voltage (max): 2.7V
• Operating Supply Voltage (min): 2.3V
• Operating Temp Range: 0C to 70C
• Operating Temperature Classification: Commercial
• Pin Count: 184
• Mounting: Socket
• Lead Free Status / RoHS Status: Not Compliant

128MB, 256MB, 512MB Unbuffered DIMM
6.4 512MB, 64M x 64 Non ECC Module (M368L6423FT(U))
BA0 - BA1
CS1
CS0
DQS0
DM0
DQS1
DM1
DQS2
DM2
DQS3
DM3
A0 - A12
CKE 0/1
RAS
CAS
(Populated as 2 bank of x8 DDR SDRAM Module)
WE
SCL
WP
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
SA0
A0
Serial PD
DM/
DM/
DM/
DM/
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 5
I/O 6
I/O 1
I/O 0
I/O 7
I/O 4
I/O 3
I/O 2
I/O 5
I/O 4
I/O 1
I/O 0
I/O 7
I/O 6
I/O 3
I/O 2
I/O 5
I/O 6
I/O 1
I/O 0
I/O 7
I/O 4
I/O 3
I/O 2
SA1
BA0-BA1 : DDR SDRAMs D0 - D15
A0-A12: DDR SDRAMs D0 - D15
RAS : DDR SDRAMs D0 - D15
CAS : DDR SDRAMs D0 - D15
CKE : DDR SDRAMs D0 - D15
WE : DDR SDRAMs D0 - D15
A1
SA2
CS DQS
CS DQS
CS DQS
CS DQS
D0
D1
D2
D3
A2
SDA
DM/
DM/
DM/
DM/
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 2
I/O 1
I/O 6
I/O 7
I/O 0
I/O 3
I/O 4
I/O 5
I/O 2
I/O 3
I/O 6
I/O 7
I/O 0
I/O 1
I/O 4
I/O 5
I/O 2
I/O 1
I/O 6
I/O 7
I/O 0
I/O 3
I/O 4
I/O 5
CS DQS
CS DQS
CS DQS
CS DQS
D8
D9
D10
D11
V
V
VREF
V
DDSPD
DD
SS
/V
*Clock Net Wiring
DDQ
Clock
Input
*CK0/CK0
*CK1/CK1
*CK2/CK2
DQS4
DM4
DQS5
DM5
DQS6
DM6
DQS7
DM7
DDR SDRAMs
4 DDR SDRAMs
6 DDR SDRAMs
6 DDR SDRAMs
* Clock Wiring
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM/
DM/
DM/
DM/
I/O 7
I/O 6
I/O 1
I/O 2
I/O 5
I/O 4
I/O 3
I/O 0
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 2
I/O 5
I/O 4
I/O 3
I/O 0
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
SPD
D0 - D15
D0 - D15
D0 - D15
D0 - D15
CS DQS
CS DQS
CS DQS
CS DQS
D4
D5
D6
D7
CK0/1/2
CK0/1/2
Notes :
1. DQ-to-I/O wiring is shown as recommended
2. DQ/DQS/DM/CKE/CS relationships must be
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 3 Ohms +
but may be changed.
maintained as shown.
5%
DM/
DM/
DM/
DM/
I/O 0
I/O 1
I/O 6
I/O 5
I/O 2
I/O 3
I/O 4
I/O 7
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 6
I/O 5
I/O 2
I/O 3
I/O 4
I/O 7
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
Card
Edge
R=120
Rev. 1.3 July 2005
CS DQS
CS DQS
CS DQS
CS DQS
D12
D13
D14
D15
Ω
DDR SDRAM
*
D3/D0/D5
D11/D8/D13
*
D4/D2/D7
D12/D10/D15
Cap/D1/D6
Cap/D9/D14