LSISAS1064 LSI, LSISAS1064 Datasheet - Page 124

• Manufacturer Part Number: LSISAS1064
• Manufacturer: LSI

Specifications of LSISAS1064

• Lead Free Status / RoHS Status: Not Compliant

Note:NC pins are not connected.
Table 5.31
SignalPin
N/C
N/C
N/C
N/C
N/C
N/C
N/C
N/C
NVSRAM_CS/
PAR
PAR64
PERR/
PLL_VDD
PLL_VSS
PROCMON
PSBRAM_CS/
REFCLK_B
REFCLK_N
REFCLK_P
REFPLL_VDD
REFPLL_VSS
REQ/
REQ64/
RST/
RTCK_ICE
RTRIM
RXB_VDD0
RXB_VDD1
RXB_VDD2
RXB_VDD3
RXB_VSS0
RXB_VSS1
RXB_VSS2
RXB_VSS3
RX0
RX1
RX2
RX3
RX0+
RX1+
RX2+
RX3+
RX_VDD0
RX_VDD1
RX_VDD2
RX_VDD3
RX_VSS0
RX_VSS1
RX_VSS2
RX_VSS3
SCAN_ENABLE
SCAN_MODE
SERIAL_CLK
SERIAL_DATA
SERR/
STOP/
TCK
TCK_ICE
5-14
Listing by Signal Name (Cont.)
AC13
AC14
AC15
AC18
AC21
AD11
AD18
AE14
AB17
AD9
AC4
AC3
AE2
G26
AF7
AB1
G19
C17
D12
G20
D13
C21
C16
C23
AF3
AE6
E19
E20
B18
B25
A14
B24
B21
B16
A13
A22
E14
A12
B17
E12
F26
F20
F18
J24
J22
W5
M1
D3
D2
C1
C9
H7
A5
B2
A8
A7
B5
L2
Specifications
Copyright © 2003–2005 by LSI Logic Corporation. All rights reserved.
SignalPin
TDI
TDI_ICE
TDIODE_P
TDIODE_N
TDO
TDO_ICE
TMS
TMS_ICE
TMUX_SPARE[0]
TMUX_SPARE[1]
TMUX_SPARE[2]
TMUX_SPARE[3]
TMUX_SPARE[4]
TMUX_SPARE[5]
TMUX_SPARE[6]
TMUX_SPARE[7]
TN/
TRDY/
TRST_ICE/
TRST/
TST_RST/
TXB_VDD0
TXB_VDD1
TXB_VDD2
TXB_VDD3
TXB_VSS0
TXB_VSS1
TXB_VSS2
TXB_VSS3
TX0
TX1
TX2
TX3
TX0+
TX1+
TX2+
TX3+
TX_VDD0
TX_VDD1
TX_VDD2
TX_VDD3
TX_VSS0
TX_VSS1
TX_VSS2
TX_VSS3
UART_RX
UART_TX
VDD2
VDD2
VDD2
VDD2
VDD2
VDD2
VDD2
VDD2
VDD2
VDD2
VDD2
M23
AA9
M13
M15
D21
D19
C10
C13
C22
C18
D20
D18
C11
C12
D10
N12
N14
R12
R14
K26
E18
A18
B10
A17
A23
A19
A24
A20
B13
A10
E13
A15
E11
P13
P15
F19
G7
C4
D4
C3
C5
K1
B4
P2
A4
A3
A2
E6
B3
P5
A9
B9
A6
F7
F6
F8
J1
L1
SignalPin
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO33PCIX
VDDIO5PCIX
VDDIO5PCIX
VDDIO5PCIX
VDDIO5PCIX
VDDIO5PCIX
VDDIO5PCIX
VDDIO5PCIX
VDDIO5PCIX
VDDIO5PCIX
VDDIO5PCIX
VDDIO5PCIX
VDDIO5PCIX
VDDIO5PCIX
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
AD12
AD13
AD15
AD16
AD20
AD21
AD17
AB22
AB23
AC11
AC17
AA21
AB14
AB18
AB20
AC12
W24
M24
AD7
AD8
G24
AA3
AB5
AC5
AA6
AC2
AC6
E22
K23
P24
R24
Y24
Y23
AF8
A25
B11
B12
F24
T23
L24
W1
M3
G3
C6
C7
E4
E5
H3
N3
R3
U4
Y3
V1
B1
B6
B7
T3
L4
SignalPin
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
VSS2
ZCR_EN/
AA22
AC10
AC16
AC22
AE12
AE13
AE15
AE16
AE20
AE21
AE26
W25
M12
M14
M25
G25
AA2
AB4
AB6
AE7
AE8
D11
D17
H20
N13
N15
R13
R15
R25
U23
AF2
B14
B15
B19
B20
E21
E23
F25
P12
P14
P25
Y19
Y25
L23
L25
W7
M2
G2
G8
D5
H2
N2
R2
F5
K4
T2
T4
Y2
T1