MC68HC908JL8 MOTOROLA [Motorola, Inc], MC68HC908JL8 Datasheet - Page 21

• Manufacturer Part Number: MC68HC908JL8
• Description: Motorola reserves the right to make changes without further notice to any products herein
• Manufacturer: MOTOROLA [Motorola, Inc]

MC68HC908JL8
MOTOROLA
—
Rev. 2.0
Figure
10-4 TIM Status and Control Register (TSC) . . . . . . . . . . . . . . . . . 160
10-5 TIM Counter Registers High (TCNTH) . . . . . . . . . . . . . . . . . . 162
10-6 TIM Counter Registers Low (TCNTL) . . . . . . . . . . . . . . . . . . . 163
10-7 TIM Counter Modulo Register High (TMODH) . . . . . . . . . . . .163
10-8 TIM Counter Modulo Register Low (TMODL) . . . . . . . . . . . . . 163
10-9 TIM Channel 0 Status and Control Register (TSC0) . . . . . . . 164
10-10 TIM Channel 1 Status and Control Register (TSC1) . . . . . . . 164
10-11 CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
10-12 TIM Channel 0 Register High (TCH0H) . . . . . . . . . . . . . . . . . 168
10-13 TIM Channel 0 Register Low (TCH0L) . . . . . . . . . . . . . . . . . . 168
10-14 TIM Channel 1 Register High (TCH1H) . . . . . . . . . . . . . . . . . 168
10-15 TIM Channel 1 Register Low (TCH1L) . . . . . . . . . . . . . . . . . . 168
11-1 SCI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . 173
11-2 SCI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
11-3 SCI Data Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
11-4 SCI Transmitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .176
11-5 SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . 181
11-6 Receiver Data Sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . .182
11-7 Slow Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
11-8 Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .186
11-9 SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . . 191
11-10 SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . . 194
11-11 SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . . 197
11-12 SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . . 199
11-13 Flag Clearing Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . .202
11-14 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . . . 203
11-15 SCI Data Register (SCDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
11-16 SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . . . . 204
12-1 ADC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . .208
12-2 ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
12-3 ADC Status and Control Register (ADSCR) . . . . . . . . . . . . . . 212
12-4 ADC Data Register (ADR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
12-5 ADC Input Clock Register (ADICLK) . . . . . . . . . . . . . . . . . . .215
13-1 I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . 218
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
List of Figures
Title
Technical Data
List of Figures
Page
21