UPD78F0555MA-FAA-AX Renesas Electronics America, UPD78F0555MA-FAA-AX Datasheet - Page 102

• Manufacturer Part Number: UPD78F0555MA-FAA-AX
• Description: MCU 8BIT 16-SSOP
• Manufacturer: Renesas Electronics America
• Series: 78K0/Kx2-Lr

Specifications of UPD78F0555MA-FAA-AX

• Core Processor: 78K/0
• Core Size: 8-Bit
• Speed: 10MHz
• Connectivity: I²C, LIN, UART/USART
• Peripherals: LVD, POR, PWM, WDT
• Number Of I /o: 9
• Program Memory Size: 4KB (4K x 8)
• Program Memory Type: FLASH
• Ram Size: 384 x 8
• Voltage - Supply (vcc/vdd): 1.8 V ~ 5.5 V
• Data Converters: A/D 4x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: *
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Eeprom Size: -

FF59H to
FF5FH
FF51H
FF52H
FF53H
FF54H
FF55H
FF56H
FF57H
FF58H
FF60H
FF61H to
FF6BH
FF6CH
FF6DH
FF6EH to
FF8BH
FF8CH
FF8DH to
FF98H
FF99H
FF9AH to
FF9EH
FF9FH
FFA0H
FFA1H
FFA2H
FFA3H
FFA4H
FFA5H
FFA6H
Address
78K0/Kx2-L
R01UH0028EJ0400 Rev.4.00
Sep 27, 2010
Notes 1. This register is incorporated only in products with operational amplifier.
Remark
RCM
MCM
ASIS6
ASIF6
CKSR6
BRGC6
ASICL6
AMP0M
TMHMD1
TMCYC1
TCL51
WDTE
OSCCTL
MOC
OSTC
OSTS
IICA
SVA0
Symbol
2. The reset value of WDTE is determined by setting of option byte.
3. The value of this register is 00H immediately after a reset release but automatically changes to 80H after
−
−
−
−
−
−
−
Note1
For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0,
and is defined as an sfr variable using the #pragma sfr directive in the CC78K0.
oscillation accuracy stabilization of high-speed internal oscillator has been waited.
<SBRF6> <SBRT6> SBTT6 SBL62 SBL61
MP0E>
<MSTOP>
MDL67 MDL66 MDL65 MDL64 MDL63 MDL62 MDL61 MDL60
<EXCL
<RSTS>
<OPA
<TMH
Table 3-7. Special Function Register List: 78K0/KA2-L (20-pin products) (3/4)
E1>
K>
7
−
−
−
−
−
−
−
−
−
−
0
0
0
0
0
0
0
0
CKS12 CKS11 CKS10
<PGAE
<OSC
SEL>
N>
−
−
−
−
−
−
−
−
−
−
6
0
0
0
0
0
0
0
0
0
0
−
−
−
−
−
−
−
−
−
−
5
0
0
0
0
0
0
0
0
0
0
0
0
MOST11 MOST13 MOST14 MOST15 MOST16
−
4
−
−
−
−
−
−
−
−
−
0
0
0
0
0
0
0
0
0
0
0
Bit No.
TPS63 TPS62 TPS61 TPS60
TMMD
11
3
−
−
−
−
−
−
−
−
−
−
0
0
0
0
0
0
0
0
0
0
<XSEL> <MCS> <MCM0>
TCL512 TCL511 TCL510
SBL60
TMMD
OSTS2
RMC1
PE6
10
−
−
−
−
−
−
−
−
−
−
2
0
0
0
0
0
STOP>
<TOLE
NRZB1
OSTS1
TXBF6
AMP0
<LSR
DIR6
VG1
FE6
V1>
−
1
−
−
−
−
−
−
−
−
−
0
0
TXDLV6
<NRZ1>
OVE6
AMP0
OSTS0
TXSF6
<TOE
<RST
OP>
VG0
N1>
−
−
−
−
−
−
−
−
−
0
0
0
0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
−
−
R
−
−
−
−
−
R
R
CHAPTER 3 CPU ARCHITECTURE
1
−
−
−
−
−
−
√
−
√
−
√
√
−
√
−
−
−
√
√
√
√
√
−
−
−
Simultaneously
Number of Bits
Manipulated
8
−
√
−
√
√
√
√
−
√
−
√
√
−
√
−
√
−
√
√
√
√
√
√
√
√
16
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
9AH
80H
Reset
1AH/
After
00H
00H
00H
00H
00H
00H
80H
00H
05H
00H
00H
00H
00H
00H
FFH
16H
−
−
−
−
−
−
−
Note2
Note3
210, 640
211, 641
458
458
460
461
436
339
343
318
209
208
490
490
457
365
202
207
−
−
−
−
−
−
−
88