PIC32MX575F512LT-80I/BG Microchip Technology, PIC32MX575F512LT-80I/BG Datasheet - Page 86

• Manufacturer Part Number: PIC32MX575F512LT-80I/BG
• Description: 512KB Flash, 64KB RAM, 80 MHz, USB, 1xCAN, 8 DMA 121 XBGA 10x10x1.20mm T/R
• Manufacturer: Microchip Technology
• Series: PIC® 32MXr

Specifications of PIC32MX575F512LT-80I/BG

• Core Processor: MIPS32® M4K™
• Core Size: 32-Bit
• Speed: 80MHz
• Connectivity: CAN, I²C, SPI, UART/USART, USB OTG
• Peripherals: Brown-out Detect/Reset, DMA, POR, PWM, WDT
• Program Memory Size: 512KB (512K x 8)
• Program Memory Type: FLASH
• Ram Size: 64K x 8
• Voltage - Supply (vcc/vdd): 2.3 V ~ 3.6 V
• Data Converters: A/D 16x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: 121-TFBGA
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Number Of I /o: -
• Eeprom Size: -
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

TABLE 4-19:
Legend:
Note
3290
32A0 DCH3CON
32B0 DCH3ECON
32C0
32D0 DCH3SSA
32E0 DCH3DSA
32F0 DCH3SSIZ
3300 DCH3DSIZ
3310 DCH3SPTR
3320 DCH3DPTR
3330 DCH3CSIZ
3340 DCH3CPTR
3350
3360 DCH4CON
3370 DCH4ECON
3380
3390 DCH4SSA
33A0 DCH4DSA
1:
DCH2DAT
DCH3DAT
DCH3INT
DCH4INT
2:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See
information.
DMA channels 4-7 are note available on PIC32MX534/564/664/764 devices.
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
DMA CHANNELS 0-7 REGISTER MAP
CHBUSY
CHBUSY
31/15
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
30/14
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
29/13
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
28/12
—
—
—
—
—
CHSIRQ<7:0>
—
—
—
—
—
—
—
—
—
—
—
—
—
CHSIRQ<7:0>
—
—
27/11
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
(1,2)
26/10
(CONTINUED)
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
25/9
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHCHNS
CHCHNS
24/8
CHSPTR<15:0>
CHDPTR<15:0>
CHCPTR<15:0>
CHSSIZ<15:0>
CHDSIZ<15:0>
CHCSIZ<15:0>
CHSSA<31:0>
CHDSA<31:0>
CHSSA<31:0>
CHDSA<31:0>
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
Bits
CFORCE
CFORCE
CHSDIE
CHSDIF
CHSDIE
CHSDIF
CHEN
CHEN
23/7
—
—
—
—
—
—
—
—
—
—
CABORT
CABORT
CHSHIE
CHSHIE
CHAED
CHSHIF
CHAED
CHSHIF
22/6
—
—
—
—
—
—
—
—
—
—
CHDDIE
CHDDIF
CHDDIE
CHDDIF
CHCHN
CHCHN
PATEN
PATEN
21/5
—
—
—
—
—
—
—
—
—
—
SIRQEN
CHDHIE
SIRQEN
CHDHIE
CHDHIF
CHDHIF
CHAEN
CHAEN
20/4
Section 12.1.1 “CLR, SET and INV Registers”
CHPDAT<7:0>
CHPDAT<7:0>
—
—
CHAIRQ<7:0>
—
—
—
—
—
—
—
—
CHAIRQ<7:0>
AIRQEN
CHBCIE
CHBCIF
AIRQEN
CHBCIE
CHBCIF
19/3
—
—
—
—
—
—
—
—
—
—
—
—
CHEDET
CHEDET
CHCCIE
CHCCIF
CHCCIE
CHCCIF
18/2
—
—
—
—
—
—
—
—
—
—
—
—
CHTAIE
CHTAIF
CHTAIE
CHTAIF
17/1
—
—
—
—
—
—
—
—
—
—
—
—
CHPRI<1:0>
CHPRI<1:0>
CHERIE 0000
CHERIF
CHERIE 0000
CHERIF
for more
16/0
—
—
—
—
—
—
—
—
—
—
—
—
0000
0000
0000
0000
00FF
FF00
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
00FF
FF00
0000
0000
0000
0000
0000