PIC32MX575F512LT-80I/BG Microchip Technology, PIC32MX575F512LT-80I/BG Datasheet - Page 87

• Manufacturer Part Number: PIC32MX575F512LT-80I/BG
• Description: 512KB Flash, 64KB RAM, 80 MHz, USB, 1xCAN, 8 DMA 121 XBGA 10x10x1.20mm T/R
• Manufacturer: Microchip Technology
• Series: PIC® 32MXr

Specifications of PIC32MX575F512LT-80I/BG

• Core Processor: MIPS32® M4K™
• Core Size: 32-Bit
• Speed: 80MHz
• Connectivity: CAN, I²C, SPI, UART/USART, USB OTG
• Peripherals: Brown-out Detect/Reset, DMA, POR, PWM, WDT
• Program Memory Size: 512KB (512K x 8)
• Program Memory Type: FLASH
• Ram Size: 64K x 8
• Voltage - Supply (vcc/vdd): 2.3 V ~ 3.6 V
• Data Converters: A/D 16x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: 121-TFBGA
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Number Of I /o: -
• Eeprom Size: -
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

TABLE 4-19:
Legend:
Note
33B0 DCH4SSIZ
33C0 DCH4DSIZ
33D0 DCH4SPTR
33E0 DCH4DPTR
33F0 DCH4CSIZ
3400 DCH4CPTR
3410
3420 DCH5CON
3430 DCH5ECON
3440
3450 DCH5SSA
3460 DCH5DSA
3470 DCH5SSIZ
3480 DCH5DSIZ
3490 DCH5SPTR
34A0 DCH5DPTR
34B0 DCH5CSIZ
34C0 DCH5CPTR
1:
DCH4DAT
DCH5INT
2:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See
information.
DMA channels 4-7 are note available on PIC32MX534/564/664/764 devices.
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
31:16
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
15:0
DMA CHANNELS 0-7 REGISTER MAP
CHBUSY
31/15
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
30/14
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
29/13
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
28/12
—
—
—
—
—
—
—
—
—
—
—
CHSIRQ<7:0>
—
—
—
—
—
—
—
—
27/11
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
(1,2)
26/10
(CONTINUED)
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
25/9
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHCHNS
24/8
CHSPTR<15:0>
CHDPTR<15:0>
CHCPTR<15:0>
CHSPTR<15:0>
CHDPTR<15:0>
CHCPTR<15:0>
CHDSIZ<15:0>
CHCSIZ<15:0>
CHSSIZ<15:0>
CHDSIZ<15:0>
CHCSIZ<15:0>
CHSSA<31:0>
CHDSA<31:0>
—
CHSSIZ15:0>
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
Bits
CFORCE
CHSDIE
CHSDIF
CHEN
23/7
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CABORT
CHSHIE
CHAED
CHSHIF
22/6
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHDDIE
CHDDIF
CHCHN
PATEN
21/5
—
—
—
—
—
—
—
—
—
—
—
—
—
—
SIRQEN
CHDHIE
CHDHIF
CHAEN
20/4
Section 12.1.1 “CLR, SET and INV Registers”
CHPDAT<7:0>
—
—
—
—
—
—
—
—
CHAIRQ<7:0>
—
—
—
—
—
—
AIRQEN
CHBCIE
CHBCIF
19/3
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHEDET
CHCCIE
CHCCIF
18/2
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHTAIE
CHTAIF
17/1
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHPRI<1:0>
CHERIE 0000
CHERIF
for more
16/0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
00FF
FF00
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000