UPSD3433E-40U6 STMicroelectronics, UPSD3433E-40U6 Datasheet - Page 14

• Manufacturer Part Number: UPSD3433E-40U6
• Description: MCU 8BIT 8032 128KB FLASH 80TQFP
• Manufacturer: STMicroelectronics
• Series: µPSDr

Specifications of UPSD3433E-40U6

• Core Processor: 8032
• Core Size: 8-Bit
• Speed: 40MHz
• Connectivity: I²C, IrDA, SPI, UART/USART, USB
• Peripherals: LVD, POR, PWM, WDT
• Number Of I /o: 46
• Program Memory Size: 160KB (160K x 8)
• Program Memory Type: FLASH
• Ram Size: 8K x 8
• Voltage - Supply (vcc/vdd): 3 V ~ 5.5 V
• Data Converters: A/D 8x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: 80-TQFP, 80-VQFP
• For Use With: 497-5518 - EVAL BOARD RFID READER497-5218 - KIT DEVELOPMENT FOR UPSD3400497-2381 - CABLE PROGRAMMER FLASH LINK
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Eeprom Size: -
• Other names: 497-4907

List of tables
Table 98.
Table 99.
Table 100. USB device address register (UADDR 0E2h, reset value 00h) . . . . . . . . . . . . . . . . . . . . 162
Table 101. UADDR register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Table 102. Pairing control register (UPAIR 0E3h, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Table 103. UPAIR register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Table 104. USB global interrupt enable register (UIE0 0E4h, reset value 00h) . . . . . . . . . . . . . . . . . 163
Table 105. UIE0 register bit definition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Table 106. USB IN FIFO interrupt enable register (UIE1 0E5h, reset value 00h) . . . . . . . . . . . . . . . 164
Table 107. UIE1 register bit definition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Table 108. USB OUT FIFO interrupt enable register (UIE2 0E6h, reset value 00h) . . . . . . . . . . . . . 164
Table 109. UIE2 register bit definition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
Table 110. USB IN FIFO NAK interrupt enable register (UIE3 0E7h, reset value 00h) . . . . . . . . . . . 165
Table 111. UIE3 register bit definition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
Table 112. USB global interrupt flag register (UIF0 0E8h, reset value 00h). . . . . . . . . . . . . . . . . . . . 166
Table 113. UIF0 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Table 114. USB IN FIFO interrupt flag (UIF1 0E9h, reset value 00h). . . . . . . . . . . . . . . . . . . . . . . . . 167
Table 115. UIF1 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
Table 116. USB OUT FIFO interrupt flag (UIF2 0EAh, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . 168
Table 117. UIF2 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
Table 118. USB IN FIFO NAK interrupt flag (UIF3 0EBh, reset value 00h) . . . . . . . . . . . . . . . . . . . . 169
Table 119. UIF3 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Table 120. USB control register (UCTL 0ECh, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Table 121. UCTL register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Table 122. USB endpoint0 status (USTA 0EDh, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Table 123. USTA register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Table 124. USB endpoint select register (USEL 0EFh, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . 172
Table 125. USEL register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
Table 126. USB endpoint control register (UCON 0F1h, reset value 08h) . . . . . . . . . . . . . . . . . . . . . 173
Table 127. UCON register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
Table 128. USB FIFO valid size (USIZE 0F2h, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Table 129. USIZE register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Table 130. USB FIFO base address high register (UBASEH 0F3h, reset value 00h) . . . . . . . . . . . . 175
Table 131. UBASEH register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
Table 132. USB FIFO base address low register (UBASEL 0F4h, reset value 00h) . . . . . . . . . . . . . 175
Table 133. UBASEL register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
Table 134. USB setup command index register (USCI 0F5h, reset value 00h) . . . . . . . . . . . . . . . . . 176
Table 135. USCI register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
Table 136. USB setup command value register (USCV 0F6h, reset value 00h) . . . . . . . . . . . . . . . . 176
Table 137. USCV register bit definition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
Table 138. ACON register (SFR 97h, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
Table 139. ACON register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
Table 140. ADCPS register details (SFR 94h, Reset Value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Table 141. ADAT0 register (SFR 95h, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Table 142. ADAT1 register (SFR 96h, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Table 143. PCA0 and PCA1 registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182
Table 144. CCON2 register bit definition (SFR 0FBh, reset value 10h) . . . . . . . . . . . . . . . . . . . . . . . 183
Table 145. CCON2 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
Table 146. CCON3 register bit definition (SFR 0FCh, reset value 10h) . . . . . . . . . . . . . . . . . . . . . . . 183
Table 147. CCON3 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
Table 148. PCA0 control register PCACON0 (SFR 0A4h, reset value 00h). . . . . . . . . . . . . . . . . . . . 187
Table 149. PCA0 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
14/300
UPSD34xx supported endpoints. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
UPSD34xx USB SFR register map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
UPSD3422, UPSD3433, UPSD3434, UPSD3454