PXB4220E-V33 Infineon Technologies, PXB4220E-V33 Datasheet - Page 4

• Manufacturer Part Number: PXB4220E-V33
• Description: IC CHIPSET 8 E1/T1 LINE 256-BGA
• Manufacturer: Infineon Technologies

Specifications of PXB4220E-V33

• Applications: *
• Interface: *
• Voltage - Supply: *
• Package / Case: 256-BGA
• Mounting Type: Surface Mount
• Lead Free Status / RoHS Status: Contains lead / RoHS non-compliant
• Other names: PXB4220E-V33; PXB4220E-V33IN

Table of Contents
4.2.1.2
4.2.1.3
4.2.1.4
4.2.2
4.3
4.3.1
4.3.1.1
4.3.1.2
4.3.1.3
4.3.1.4
4.3.1.5
4.3.1.6
4.3.1.7
4.3.2
4.4
4.4.1
4.4.1.1
4.4.1.2
4.4.1.3
4.4.1.4
4.4.1.5
4.4.1.6
4.4.1.7
4.4.1.8
4.4.1.9
4.4.1.10
4.4.1.11
4.4.2
4.4.2.1
4.4.2.2
4.4.2.3
4.4.2.4
4.5
4.5.1
4.5.2
4.5.3
4.5.4
4.5.5
4.5.6
4.5.7
4.5.8
4.5.9
Data Sheet
AAL Segmentation Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
AAL Reassembly Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Internal Clock Recovery Circuit (ICRC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Setup of ATM Receive Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Setup of AAL Segmentation Channels . . . . . . . . . . . . . . . . . . . . . . . . . 56
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Setup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Frame Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Frame Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
RTS Receive FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
RTS Transmit FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
ICRC Loopback Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
RTS Injection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Fractional Divider . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Cell Payload Descrambling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Idle, Physical Layer or Unassigned Cell Deletion . . . . . . . . . . . . . . . 49
CAS Conditioning and Freezing Upstream . . . . . . . . . . . . . . . . . . . . 54
Sequence Number Protection field check . . . . . . . . . . . . . . . . . . . . . 58
Pointer Field Detection and Verification . . . . . . . . . . . . . . . . . . . . . . . 59
CAS Conditioning and Freezing Downstream . . . . . . . . . . . . . . . . . . 60
Insertion of Dummy Cells at Cell Loss . . . . . . . . . . . . . . . . . . . . . . . . 60
Setup of Reassembly Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Initialization of the Reassembly Buffer . . . . . . . . . . . . . . . . . . . . . . . . 64
Re-Initialization of the Reassembly Buffer . . . . . . . . . . . . . . . . . . . . . 69
HEC Check: Header Error Detection and Correction . . . . . . . . . . . . 48
Segmentation Port Decorrelation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Segmentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Transport of the Framer Port Number . . . . . . . . . . . . . . . . . . . . . . . . 53
Transport of CAS Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Segmentation Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Padding Partially Filled Cells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Port and Channel Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Sequence Number field check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
RTS Extraction and Verification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Reassembly Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Handling of Reassembly Buffer Overflow . . . . . . . . . . . . . . . . . . . . . 61
Handling of Reassembly Buffer Underflow . . . . . . . . . . . . . . . . . . . . 61
Synchronization of SDT Structure with Port Structure . . . . . . . . . . . . 62
Physical Reassembly Buffer Size . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
4
PXB 4219E, PXB 4220E, PXB 4221E
IWE8, V3.4
2003-01-20
Page