PEF 20550 H V2.1 Infineon Technologies, PEF 20550 H V2.1 Datasheet - Page 5

• Manufacturer Part Number: PEF 20550 H V2.1
• Description: IC INTERFACE CTRLR PCM MQFP80
• Manufacturer: Infineon Technologies
• Series: ELIC®r

Specifications of PEF 20550 H V2.1

• Function: Line Card Controller
• Interface: ISDN, PCM
• Number Of Circuits: 1
• Voltage - Supply: 5V
• Current - Supply: 15mA
• Operating Temperature: 0°C ~ 70°C
• Mounting Type: Surface Mount
• Package / Case: 80-SQFP
• Includes: Change Detection, Power-Up Reset Generation
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Power (watts): -
• Other names: PEF20550HV2.1XT; PEF20550HV21XP; SP000007794; SP000007795

Table of Contents
2.2.7.4
2.2.7.5
2.2.7.6
2.2.7.7
2.2.7.8
2.2.8
2.2.8.1
2.2.8.2
2.2.8.3
2.2.8.4
3
3.1
3.2
3.3
3.4
3.5
3.5.1
3.5.2
3.5.3
3.5.4
3.6
3.6.1
3.6.2
3.6.3
3.6.4
3.7
3.7.1
3.7.2
3.8
3.8.1
3.8.2
3.8.2.1
3.8.2.2
3.8.2.3
3.8.2.4
3.8.3
3.8.4
3.8.5
3.8.6
3.8.6.1
3.8.6.2
3.8.6.3
Semiconductor Group
Protocol Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60
Special Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .75
Serial Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76
Serial Port Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .80
D-Channel Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
Upstream Direction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .82
Downstream Direction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .86
Control Channel Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
D-Channel Arbiter Co-operating with QUAT-S Circuits . . . . . . . . . . . . . . .88
Operational Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
Microprocessor Interface Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
Interrupt Structure and Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
EPIC®-1 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
PCM-Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
Configurable Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .94
Switching Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
Special Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .99
SACCO-A/B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .99
Data Transmission in Interrupt Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . .99
Data Transmission in DMA-Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101
Data Reception in Interrupt Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
Data Reception in DMA-Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
D-Channel Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
SACCO-A Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
SACCO-A Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105
Initialization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
Hardware Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
EPIC®-1 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
Register Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
Control Memory Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
Initialization of Pre-processed Channels . . . . . . . . . . . . . . . . . . . . . . . . .107
Initialization of the Upstream Data Memory (DM) Tristate Field . . . . . . .109
SACCO-Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109
Initialization of D-Channel Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
Activation of the PCM- and CFI-Interfaces . . . . . . . . . . . . . . . . . . . . . . .112
Initialization Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
EPIC®-1 Initialization Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
SACCO-A Initialization Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
D-Channel Arbiter Initialization Example . . . . . . . . . . . . . . . . . . . . . . . . .116
5
PEB 20550
Page
01.96