MT312 Zarlink Semiconductor, MT312 Datasheet - Page 5

• Manufacturer Part Number: MT312
• Description: Satellite Channel Decoder
• Manufacturer: Zarlink Semiconductor

11.0 Secondary Registers for Test and De-Bugging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
10.4 Data output timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
10.5 MPEG Packet Data Output Read/Write Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
11.1 Read/Write Secondary Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
11.2 Secondary Registers for Test and De-Bugging Read/Write Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 66
10.3.1 ERR_IND = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
10.3.2 ERR_IND = 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
10.5.1 Output data control register 96 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
10.5.2 Monitor Control register 103 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
11.2.1 AGC Initial Value register 40 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
11.2.2 AGC Maximum Value register 42 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
11.2.3 AGC Minimum Value register 43 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
11.2.4 AGC Lock Threshold Value register 44 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
11.2.5 AGC Lock Threshold Value register 45 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
11.2.6 AGC Power Setting Initial Value register 46 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
11.2.7 QPSK Miscellaneous register 47 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
11.2.8 SNR_LOW threshold value register 48 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
11.2.9 SNR_HIGH threshold value register 49 (R/W). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
11.2.10 Timing Synchronisation Sweep Rate register 50 (R/W). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
11.2.11 Timing Synchronisation Sweep Limit Low register 51 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
11.2.12 Timing Synchronisation Sweep Limit High register 52 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
11.2.13 Carrier Synchronisation Sweep Rate 1 register 53 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
11.2.14 Carrier Synchronisation Sweep Rate 2 register 54 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
11.2.15 Carrier Synchronisation Sweep Rate 3 register 55 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
11.2.16 Carrier Synchronisation Sweep Rate 4 register 56 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
11.2.17 Carrier Synchronisation Sweep Limit register 57 (R/W). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
11.2.18 Timing Synchronisation Coefficients registers 58 - 60 (R/W). . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
11.2.19 Carrier Synchronisation Proportional Part Coefficients registers 61 - 62 (R/W) . . . . . . . . . . . . . 68
11.2.20 Carrier Synchronisation Integral Coefficients registers 63 - 64 (R/W) . . . . . . . . . . . . . . . . . . . . . 69
11.2.21 QPSK Output Scale Factor register 65 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
11.2.22 Timing Lock Detect Threshold out of lock register 66 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
11.2.23 Timing Lock Detect Threshold in lock register 67 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
11.2.24 Frequency Lock Detect Threshold register 68 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
11.2.25 Phase Lock Detect Threshold out of lock registers 69 - 72 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . 70
11.2.26 Phase Lock Detect Threshold in lock registers 73 - 76 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
11.2.27 Phase Lock Detect Accumulator Time register 77 (R/W). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
11.2.28 Sweep PAR register 78 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
11.2.29 Start up Time register 79 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
11.2.30 Loss Lock Threshold register 80 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
11.2.31 FEC Lock Time register 81 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
11.2.32 Loss Lock Time register 82 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
11.2.33 Viterbi Error Period registers 83 - 85 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
11.2.34 Viterbi Set up register 86 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
11.2.35 Viterbi Reference Byte 0 register 87 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
11.2.36 Viterbi Reference Byte 1 register 88 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
11.2.37 Viterbi Reference Byte 2 register 89 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
11.2.38 Viterbi Reference Byte 3 register 90 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
11.2.39 Viterbi Reference Byte 4 register 91 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
11.2.40 Viterbi Reference Byte 5 register 92 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
11.2.41 Viterbi Reference Byte 6 register 93 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
11.2.42 Viterbi Maximum Error register 94 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
11.2.43 Byte Align Set up register 95 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
11.2.44 Program Synchronising Byte register 98 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
11.2.45 AFC Frequency Search Threshold register 99 (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Zarlink Semiconductor Inc.
MT312
5
Design Manual